登录
首页 » Verilog » 设计高性能的 64 位 MAC 单元

设计高性能的 64 位 MAC 单元

于 2022-12-14 发布 文件大小:28.84 kB
0 100
下载积分: 2 下载次数: 2

代码说明:

一种高性能 64 位乘法器累加器 (MAC) 的设计是本文实现的。MAC 单元 执行中的重要操作 很多的数字信号处理 (DSP) 的应用程序。乘数被设计使用改性的华莱士乘数 和加法器通过进位保留加法器。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 原创verilog_16bit_risc_cpu,带相关PPT和testbench
    原创verilog_16bit_risc_cpu,带相关PPT和testbench尚未进行冲突处理,代码还比较简单,方便新人学习,毕竟处理冲突后代码将会复杂很多。 继续关注我吧! 等我做好优化和冲突处理后,还会放出来,现在已经想好思路了,就差通宵敲代码和调试了。 给我动力,我就可以翱翔蓝天!
    2022-01-26 02:40:38下载
    积分:1
  • freq_meter
    FPGA的测频程序,用了D触发器,能测1hz到几百hz(FPGA frequency measurement procedures, using a D flip-flop, can be measured to a few hundred hz 1hz)
    2016-04-03 13:41:48下载
    积分:1
  • FPGAAD9854DDS
    FPGA测序和DDS产生各种波形程序,用Atral器件开发(FPGA sequencing and DDS generate various waveform programs.)
    2018-11-14 22:07:21下载
    积分:1
  • Some_classic_examples_of_VHDL_language_source_code
    VHDL语言的一些经典实例源代码,包括状态机,时序电路,组合逻辑电路等(Some classic examples of VHDL language source code, including the state machine, sequential circuits, combinational logic circuits)
    2010-07-11 12:50:06下载
    积分:1
  • XilinxFpgaDesignAndTest
    Xilinx fpga 设计培训中文教程,比较好的学习FPGA入门的教程(Xilinx fpga design training for Chinese curricula, better start learning FPGA Tutorial)
    2020-08-13 15:58:30下载
    积分:1
  • bt656p
    BT656 时序, 逐行, 分辨率1280*960@25Hz(BT656 time series, row by row, resolution 1280*960@25Hz)
    2020-12-09 12:09:19下载
    积分:1
  • ALU_4bit
    4位ALU,有两个4位输入,4位输出实现逻辑运算和算术运算,逻辑与或非,加1,减1等等功能(4 ALU, logical and arithmetic operations)
    2012-11-18 18:04:59下载
    积分:1
  • ldpc_decoder_802_3an
    LDPC的编码模块和解码模块,实现802-3an协议的编码(The module of LDPC to implement the coding of the 802-3an protocol)
    2018-07-23 15:01:20下载
    积分:1
  • SRAM6bit
    sram 6bit仿真模型,verilog编写(sram 6bit simulation model, verilog prepared)
    2021-03-16 13:59:22下载
    积分:1
  • 示波器设计源工程
    说明:  示波器设计,首先,AD模块对模拟信号进行采样,触发电路根据采样信号判断触发条件。满足触发条件后,连续采样一定数量的点(本系统中为640个点),存储到RAM中。峰峰值、频率计算模块对RAM中储存的波形数据进行计算,得到波形的频率以及峰峰值;VGA模块将波形显示出来,并显示计算得到的峰峰值和频率数值。(Firstly, the ad module samples the analog signal, and the trigger circuit judges the trigger condition according to the sampling signal. After meeting the trigger conditions, a certain number of points (640 points in this system) are sampled continuously and stored in RAM. The peak to peak and frequency calculation module calculates the waveform data stored in RAM to obtain the frequency and peak to peak of the waveform; the VGA module displays the waveform and displays the calculated peak to peak and frequency values.)
    2021-01-02 17:29:54下载
    积分:1
  • 696518资源总数
  • 105949会员总数
  • 22今日下载