-
EDAandVHDL
EDA技术与VHDL课件，利用EDA技术进行电子系统设计(EDA technology and VHDL courseware, the use of EDA technology for electronic system design)
- 2009-03-04 15:34:53下载
- 积分：1
-
aFifo
verylog语言编程，为异步flipflop的程序。具有数据传输功能，数据位数可以用户设定(verylog language programming for asynchronous Flipflop procedures. With a data transmission function, data can be user set the median)
- 2007-08-28 10:26:03下载
- 积分：1
-
实现FPGA硬件开发使用的加法器
说明： 用于实现FPGA硬件开发使用的加法器，需要注意的是用Verilog语言实现的(The adder used to realize FPGA hardware development needs to be realized in Verilog language)
- 2020-06-22 03:20:01下载
- 积分：1
-
SDRAM Verilog仿真模型mt48lc4m32b2
镁光SDRAM Verilog仿真模型
Company: Micron Technology, Inc.
Model: MT48LC4M32B2 (1Meg x 16 x 4 Banks)
Description: Micron 128Mb SDRAM Verilog model
- 2022-11-19 17:45:04下载
- 积分：1
-
baseband_verilog
verilog实现的基带信号编码，整个系统分为六个模块，分别为：时钟模块,待发射模块,卷积模块,扩频模块,极性变换和内插模块,成型滤波器(verilog implementation baseband signal coding, the entire system is divided into six modules, namely: the clock module, to be launched modules, convolution module, spread spectrum modules, polarity transform and interpolation modules, forming filter)
- 2009-10-08 10:19:34下载
- 积分：1
-
snake
贪吃蛇程序，用verilog实现，可以运行只要修改一下相应的FPGA芯片类型和VGA接口相应的引脚(Snake program, using Verilog to achieve, you can run as long as the appropriate to modify the corresponding FPGA chip type and VGA interface to the corresponding pin)
- 2016-01-16 21:11:14下载
- 积分：1
-
mipiTolvds
mipi转LVDS接口， verilog代码，在lattice 芯片上使用，已验证(MIPI to LVDS interface)
- 2018-07-06 20:19:54下载
- 积分：1
-
verilog HDL
说明： DS18B20温度模块，LCD1602显示(DS18B20 Temperature Module, LCD1602 Display)
- 2020-09-04 15:08:06下载
- 积分：1
-
DDC_matlab
实现数字变下频的matlab程序，CIC,HB,FIR滤波器代码都在其中(Realize digital variable frequency under matlab, CIC, HB, FIR filter code in it
)
- 2021-01-09 11:28:53下载
- 积分：1
-
基于FPGA数字钟
硬件描述语言HDL(Hardware Des—cription Lan— guage)是一种用形式化方法来描述数字电路和系统的语言。目前，电子系统向集成化、大规模和高速度等方向发展。以硬件描述语言和逻辑综合为基础的自顶向下的电路设计方法在业界得到迅猛发展。HDL在这种形势下显示出了巨大的优势。展望将来HDL在硬件设计领域的地位将与c和C++在软件设计领域的地位一样，在大规模数字系统的设计中，它将逐步取代传统的逻辑状态表和逻辑电路图等硬件描述方法，而成为主要的硬件描述工具。
Verilog HDL是工业和学术界的硬件设计者所使用的两种主要的HDL之一。另一种是VHDL。现在它们都已成为IEEE标准。两者各有特点，但Verilog HDL拥有更悠久的历史、更广泛的设计群体。资源也远比VHDL丰富，且非常容易学习掌握。
本文是以Verilog HDL语言为手段。设计了多功能数字钟。其代码具有良好的可读性和易理解性，源程序经ModelSim SE 10.1a软件仿真。
- 2022-01-25 23:04:15下载
- 积分：1
