登录
首页 » VHDL » verilog实现的“BCD/七段译码器”。

verilog实现的“BCD/七段译码器”。

于 2022-12-23 发布 文件大小:567.00 B
0 111
下载积分: 2 下载次数: 1

代码说明:

verilog实现的“BCD/七段译码器”。-verilog implementation " BCD/Seven-Segment Decoder."

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • wcdma_reciever
    本代码仿真了WCDMA小区搜索。cell_search_cpich scramble wcdmasource(This code emulation WCDMA cell search. cell_search_cpich scramble wcdmasource)
    2020-11-24 16:39:34下载
    积分:1
  • 用verilog编写的1024点的fft快速傅立叶变换
    用verilog编写的1024点的fft快速傅立叶变换-Verilog prepared using 1024 point fft Fast Fourier Transform
    2022-05-07 18:57:45下载
    积分:1
  • GFverilog-hdl
    伽罗华域的乘法器的设计,使用有限域设计乘法器(Galois field multiplier design, the use of finite field multiplier design)
    2011-05-01 13:19:22下载
    积分:1
  • zichengxu
    一些非常有用的程序,均经过调试,让大家一块共享。(Some very useful procedure, have been testing, so that everyone shared one.)
    2009-07-10 13:48:14下载
    积分:1
  • HDB3(verilog)
    HDB3_verilog编码程序,附有文字解说,格式整齐,便于观看(HDB3_verilog coding procedures)
    2020-12-01 20:39:27下载
    积分:1
  • Yoshis_Island_(V1.0)_(U)
    Bringing SMW2:YI Back To LIFE Through Rom!
    2013-01-19 23:40:42下载
    积分:1
  • VHDL实现了IIS接口程序,在Quartus II 6.0上编译通过,在板子上可以读取IIS数据...
    VHDL实现了IIS接口程序,在Quartus II 6.0上编译通过,在板子上可以读取IIS数据-IIS VHDL interface procedures, the Quartus II 6.0 compiled by the board can read data IIS
    2022-01-26 02:43:55下载
    积分:1
  • veye_mipi
    说明:  1、 例程功能VEYE-290-LVDS模组视频接入演示。(显示设备必须支持1080p/30或1080p/25的帧率) Veye模组—>MIA701开发板—>HDMI显示设备 2、 本例程硬件平台 MIA701-PCIE开发板,FPGA芯片:XC7A100TFGG484 3、 软件平台Vivado2018.1。 4、 附件含开发板原理图(底板+核心板)(1. Video access demonstration of routine function VEYE-290-LVDS module. (Display devices must support 1080p/30 or 1080p/25 frame rates) Veye Module - > MIA701 Development Board - > HDMI Display Equipment 2. The hardware platform of this routine MIA701-PCIE development board, FPGA chip: XC7A100TFG484 3. Software platform Vivado 2018.1. 4. Appendix contains schematic diagram of development board (bottom + core board))
    2019-04-01 11:08:04下载
    积分:1
  • vhdl语言描述分频器,实现2、4、8、16……分频,经过实践
    vhdl语言描述分频器,实现2、4、8、16……分频,经过实践-description language VHDL divider, 2,4,8,16 ... ... realize frequency, through the practice of
    2022-10-30 11:40:03下载
    积分:1
  • RAM
    这是个双端口双端口ram的定义,当然读者在此基础上还可以扩充(This is a dual-port dual-port ram definition, of course, on the basis of the readers can also be expanded)
    2009-05-24 11:41:19下载
    积分:1
  • 696516资源总数
  • 106571会员总数
  • 2今日下载