-
同步FIFO verilog
- 2022-03-18 10:42:06下载
- 积分：1
-
基于FPGA和IP核的FIR低通滤波器
用verilog语言实现数字电路低通滤波器(Implementation of digital circuit low-pass filter using Verilog language)
- 2017-10-11 10:06:40下载
- 积分：1
-
4位Verilog计数器代码
Verilog最基本的源代码之一，位宽为4的二进制计数器。既可以实现计数也可以实现对时钟信号的分频，因此是Verilog入门非常实用的代码之一。在此代码基础之上，可以进行多种改变，实现不同的功能。
- 2022-01-21 19:54:42下载
- 积分：1
-
PCIE_DM
此代码带实现PCIE RC端的RTL代码，详细的描述了RC端是如何工作的，工作性质基本与EP端类似。通过类似于网络中的包进行数据的接收与发送。
包含RTL代码和详细的文档说明。
- 2023-05-27 19:00:04下载
- 积分：1
-
verilog实现千兆以太网UDP传输
verilog实现千兆以太网udp传输,具有发送和接收功能。同时有CRC校核代码。学习FPGA的很好的参考资料，值得大家下载。
- 2022-02-04 05:21:49下载
- 积分：1
-
bignum
a big number class and a calculator using the class
- 2012-12-25 10:14:31下载
- 积分：1
-
cordic_atan
说明： 用verilog语言实现计算反正切函数，在软件无线电中解调PM/FM中使用的尤为频繁。上传的压缩包是modelsim工程，基于6.5c,里边包含一个完整的PM波产生以及解调过程的matlab文件仿真，并取其中间的I和Q支路做为verilog文件的输入，并将其借条输出与MATLAB实际解调输出作比较。
鉴相器的设计基于CORDIC算法，其精度取决于迭代的深度。由于工程实际运用只需要解调出atan值，并不需要绝对的值，所以并没有给予加权，需要的同学可以自己加上。(Calculated using verilog language arc tangent function, the software radio demodulation PM/FM is particularly used frequently. From the archive is modelsim project, based on 6.5c, inside the PM contains a complete demodulation process of wave generation and simulation matlab file, and whichever is the middle of the I and Q branch verilog file as input, and its IOU demodulated output and actual output of MATLAB for comparison. Phase detector design is based on CORDIC algorithm, its accuracy depends on the iteration depth. As the practical application of engineering demodulated atan value only and does not need absolute value, and there is no weight given to the need of the students can add their own.)
- 2010-04-07 16:30:47下载
- 积分：1
-
ALU verilog
无符号的并行乘法器的结构基于观察在增殖过程中的部分产品可以并行计算。
乘法运算的符号操作数，2 的补数系统中生成双长度的积。总体战略是累积的部分产品作为选定由乘数位添加版本被乘数。
- 2022-02-27 04:25:03下载
- 积分：1
-
4x4-key
4*4键盘小程序 两种算法内附检查LED(4* 4 keyboard applet containing two algorithms check the LED)
- 2013-07-28 22:19:49下载
- 积分：1
-
跨时钟域的异步fifo设计
跨时钟域的异步fifo设计设计一个FIFO是ASIC设计者遇到的最普遍的问题之一。本文着重介绍怎样设计FIFO——这是一个看似简单却很复杂的任务。 一开始，要注意，FIFO通常用于时钟域的过渡，是双时钟设计。换句话说，设计工程要处理（work off）两个时钟，因此在大多数情况下，FIFO工作于独立的两个时钟之间。然而，我们不从这样的结构开始介绍—我们将从工作在单时钟的一个FIFO特例开始。虽然工作在同一时钟的FIFO在实际应用中很少用到，但它为更多的复杂设计搭建一个平台，这是非常有用的
- 2022-03-07 13:16:39下载
- 积分：1
