登录
首页 » Verilog » DDS 正弦波发生器

DDS 正弦波发生器

于 2022-12-27 发布 文件大小:3.79 MB
0 175
下载积分: 2 下载次数: 2

代码说明:

基于DDS的正弦波信号发生器,Quartus工程,输出频率根据clk确定,一个周期内采样256个点,输出精度为8位,未添加滤波器模块

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • DE2_Top
    Verilog代码,适合于初学者进行学习,是基于DE2平台的代码。(Verilog code, suitable for beginners to learn, is based on the DE2 platform code.)
    2008-03-24 16:11:58下载
    积分:1
  • Fitz_algorithm
    QPSK调制的载波频偏估计,是一个可以调用的函数。接收端进行了一系列的处理。经典的Fitz法(QPSK-carrier frequence offset estimation_ Fitz)
    2013-03-18 14:37:56下载
    积分:1
  • robust_fir_latest.tar
    滤波器 Generaic FIR Filter(Generaic FIR Filter)
    2011-11-17 15:51:23下载
    积分:1
  • 适合CPU初学者
    本文使用三级流水线的方式实现CPU。该CPU工实现加、减、移位、跳转等十多条常用指令。并在FPGA开发板中成功实现流水灯。频率能达到200M.该CPU实现的方式简单,适合初学者学习。里面有详细代码和指令结构。
    2022-04-12 07:12:27下载
    积分:1
  • oled
    驱动0.96寸的oled显示数字和字母,(Drive 0.96 inch OLED to display numbers and letters.)
    2021-01-14 16:28:46下载
    积分:1
  • facman
    一款在Verilog实现的吃豆人游戏,采用VGA接口,在Nexys3开发板上运行无误。(A pac-man game implemented via Verilog, using VGA interface, perfectly run on Nexys 3)
    2021-03-31 07:39:09下载
    积分:1
  • CH03_RGMII_UDP_TEST
    基于RGMII的UDP网络数据通信,学习FPGA的千兆以太网通信(RGMII based UDP network data communication, learning FPGA Gigabit Ethernet communications)
    2017-09-11 23:04:19下载
    积分:1
  • 赛灵思ddr3控制器
    赛灵思ddr3控制器xilinx_ddr3_mig_x32_400mhz,在镁光DDR3上验证通过,位宽32bit,频率800M,改进了时钟生产模块,能够适应任何频率外部时钟。赛灵思ddr3控制器xilinx_ddr3_mig_x32_400mhz,在镁光DDR3上验证通过,位宽32bit,频率800M,改进了时钟生产模块,能够适应任何频率外部时钟。
    2022-12-27 19:55:08下载
    积分:1
  • verilog写的曼切斯特编码+CRC校验
    资源描述用verilog语言编写的曼切斯特编码和CRC校验程序,程序已经过验证,对此感兴趣的可以下载看看,非常好用。
    2022-08-19 22:52:33下载
    积分:1
  • EDA4--3
    实现的电子钟,资料非常全面,是一次课程设计的大作业,完成的质量很高。(Achieve the electronic clock information is very comprehensive, curriculum design job, completed high quality.)
    2013-01-18 17:41:09下载
    积分:1
  • 696516资源总数
  • 106658会员总数
  • 16今日下载