网站首页

赛灵思ddr3控制器

于 2022-12-27 发布文件大小:25.56 MB

 0  187

下载积分: 2 下载次数: 3

我要下载

代码说明：

赛灵思ddr3控制器xilinx_ddr3_mig_x32_400mhz，在镁光DDR3上验证通过，位宽32bit，频率800M，改进了时钟生产模块，能够适应任何频率外部时钟。赛灵思ddr3控制器xilinx_ddr3_mig_x32_400mhz，在镁光DDR3上验证通过，位宽32bit，频率800M，改进了时钟生产模块，能够适应任何频率外部时钟。

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

regress-900055
The Date prototype object is itself a Date object (its [[Class]] is "Date") whose value is NaN.

2013-12-27 00:29:58下载

积分：1
8 位阵列乘法器的 Verilog 代码
我写的 verilog 8 位阵列乘法器。接受两个 8 位数字，并给出 16 位的结果。

2022-01-25 16:20:13下载

积分：1
16_QAM
用verilog 语言编译16QAM调制(a great complied code of 16QAM modulation for OFDM)

2013-09-02 16:23:40下载

积分：1
FPGASquare-RootRaised-CosineFilter
数字通信系统中, 基带信号的频谱一般较宽, 因此传递前需对信号进行成形处理, 以改善其频谱特性,使得在消除码间干扰与达到最佳检测接收的前提下,提高信道的频带利用率。目前,数字系统中常使用的波形成形滤波器有平方根升余弦滤波器、高斯滤波器等。设计方法有卷积法或查表法, 其中: 卷积法的实现,需要消耗大量的乘法器与加法器,以构成具有一定延时的流水线结构。为降低硬件消耗,文献提出了一种分(FPGA Implementation of Square Root Raised Cosine Pulse Shaping Filter)

2011-05-04 21:23:36下载

积分：1
lut_multiplier
使用verliog设计实现LUT查找表乘法器，通过modelsim仿真验证通过(Designed and implemented using the LUT lookup table verliog multipliers, through simulation by modelsim)

2021-04-09 10:18:59下载

积分：1
Spartan-6-PCIE_tutorial1
xilinx Spartan 6 PCIE仿真教程，PIO方式，带有TLP包分析。(XILINX PCIE tutorial device spartan6 PCIE core version V2.4)

2020-11-23 19:19:33下载

积分：1
axi full 驱动代码
fpga下使用的ip核代码使用 axi full 实现dma功能占用资源极少. 使用 axi full 实现dma功能占用资源极少. 使用 axi full 实现dma功能占用资源极少. 使用 axi full 实现dma功能占用资源极少. 使用 axi full 实现dma功能占用资源极少. 使用 axi full 实现dma功能占用资源极少.

2022-06-13 02:12:03下载

积分：1
VHDL——如何写简单的testbench
基于VHDL的testbench编写攻略(VHDL based on the preparation of testbench Raiders)

2017-07-31 15:00:45下载

积分：1
ethernet_udp_ep4c_ok_final
用ALTERA的FPGA实现UDP通信源代码(FPGA UDP)

2015-04-27 01:15:36下载

积分：1
iic程序
这是IIc才程序，验证完成，可以直接复用，不许更改，有详细的文档介绍，和对应的代码

2022-11-19 11:00:03下载

积分：1

696518资源总数
106208会员总数
21今日下载

赛灵思ddr3控制器

0 个回复

热门标签

热门下载