登录
首页 » Verilog » 赛灵思ddr3控制器

赛灵思ddr3控制器

于 2022-12-27 发布 文件大小:25.56 MB
0 188
下载积分: 2 下载次数: 3

代码说明:

赛灵思ddr3控制器xilinx_ddr3_mig_x32_400mhz,在镁光DDR3上验证通过,位宽32bit,频率800M,改进了时钟生产模块,能够适应任何频率外部时钟。赛灵思ddr3控制器xilinx_ddr3_mig_x32_400mhz,在镁光DDR3上验证通过,位宽32bit,频率800M,改进了时钟生产模块,能够适应任何频率外部时钟。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • RS-422standardmodulev2
    rs422标准通讯模块 异步收发 verilog语言编写(rs422 standard communication module asynchronous receiver verilog language)
    2013-12-23 14:14:18下载
    积分:1
  • cpu110
    基本功能的cpu,自定义内存内容~了解CPU运作原理~(design of cpu,VHDL environment~)
    2016-04-25 10:13:26下载
    积分:1
  • verilog语言实现的霍夫曼压缩编码算法
    说明:  一种用verilog语言实现的霍夫曼压缩编码算法(Huffman compression implemented by Verilog)
    2019-11-18 18:29:45下载
    积分:1
  • VIVADO 从此开始-2017.1-265_14090262
    VIVADO 从此开始,详细讲解了vivado,FPGA开发工具的使用,对于初学者学习VIVADO工具很有用。(VIVADO from now on, explained in detail the use of vivado, FPGA development tools, for beginners to learn VIVADO tools very useful.)
    2020-07-16 11:58:49下载
    积分:1
  • TDMsystem
    实现多路可变时分复用,包括复接器,解复接,比特同步,帧同步,分频器(Implement multi-channel variable time division multiplexing, including multiplexer, demultiplexing, bit synchronization, frame synchronization, frequency divider)
    2018-09-16 23:29:09下载
    积分:1
  • wp_max_flash
    FPGA中FLASH配置控制源码,VHDL和Verilog(FPGA source code in the FLASH configuration control, VHDL and Verilog)
    2007-12-11 15:57:15下载
    积分:1
  • CNTRTEST3_7tx_rx_0422
    在ISE12.4与TMS320F2812的XINTF接口,实现数据收发(In ISE12.4 TMS320F2812 the XINTF, data transceiver)
    2021-01-08 10:48:51下载
    积分:1
  • FPGA数字钟
    基于xilinx公司的Basys2开发板开发的FPGA数字钟,实现了时钟、闹钟和秒表等功能,同时包含了测试程序。使用Verilog语言编写,开发软件为Xilinx ISE Design Suite 13.4。
    2022-02-13 03:16:12下载
    积分:1
  • code
    说明:  基于蜂鸟E203riscv系统的DMA外设代码(DMA code based on hbird_e203 system)
    2021-04-14 13:38:55下载
    积分:1
  • 阿尔特拉 发动机控制器 示例
    此应用描述了步进式发动机控制器, 你可以控制发动机
    2022-10-07 09:00:03下载
    积分:1
  • 696518资源总数
  • 106208会员总数
  • 21今日下载