登录
首页 » Verilog » 基于FPGA的国密算法SM3实现

基于FPGA的国密算法SM3实现

于 2023-05-15 发布 文件大小:3.09 kB
0 107
下载积分: 2 下载次数: 1

代码说明:

本模块是基于FPGA实现的国密哈希算法SM3,采用verilog语言进行编程。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • STM32F407FFT
    使用STM32官方提供的DSP库进行FFT,虽然在使用上有些不灵活(因为它是基4的FFT,所以FFT的点数必须是4^n),但其执行效率确实非常高效,看图1所示的FFT运算效率测试数据便可见一斑。该数据来自STM32 DSP库使用文档(. Using the official DSP library provided by STM32 for FFT is not flexible in use (because it is the FFT of base 4, so the number of FFT points must be 4 ^ n), but its execution efficiency is really very efficient, as can be seen from the test data of FFT operation efficiency shown in Figure 1. This data comes from STM32 DSP library usage document)
    2020-06-20 19:00:02下载
    积分:1
  • AXI VDMA 数据表
    这是针对采用赛灵思 AXI VDMA 的数据表。它涵盖 Xilinx AXI VDMA,框图的设计。AXI VDMA 的功能是以流式传输的视频数据,从外部存储器。
    2022-07-13 00:12:57下载
    积分:1
  • Verilog HDL怎样用FPGA实现PID控制器
    资源描述本文讲的是基于FPGA的模糊PID控制器实现,详细介绍了Verilog HDL怎样用FPGA实现PID控制器
    2022-02-02 21:59:26下载
    积分:1
  • 全加器verilog
    一种简单的 verilog 代码为 full_adder 的。它是在模拟器和 xilinx spartan3E fpga 板测试。
    2022-07-25 16:33:44下载
    积分:1
  • tcd1209+AD994的FPGA驱动代码
    按照手册驱动线阵CCDTCD1209和AD9945,驱动频率10M,板卡时钟30MHz,经PLL分频后输入驱动,该程序在altera cyclone IVE上验证通过
    2022-02-10 07:25:35下载
    积分:1
  • forwarding
    浙江大学体系结构实验课代码,5级流水线实现旁路和停顿(5-stage pipeline to achieve realization of the bypass pipeline bypass pause 5 pause)
    2020-09-26 12:07:46下载
    积分:1
  • 3.3
    布尔乘法器带testbench好用的工程啊(Boolean multiplier works with testbench nice ah)
    2011-07-26 10:53:51下载
    积分:1
  • FFT2
    适用于NIOS II的1024点FFT C算法( 1024-point FFT C algorithm for NIOS II)
    2010-12-04 15:32:44下载
    积分:1
  • marquee
    Multisim11下8051跑马灯仿真。(The 8051 Marquee under Multisim11 simulation.)
    2012-11-07 23:12:12下载
    积分:1
  • defog
    说明:  图像去雾算法FPGA实现,使用xilinx Vivado开发环境(Image dehazing algorithm FPGA implementation using xilinx Vivado development environment)
    2021-02-18 15:49:45下载
    积分:1
  • 696518资源总数
  • 105949会员总数
  • 22今日下载