登录
首页 » VHDL » 本设计可直接用作时钟计数器

本设计可直接用作时钟计数器

于 2022-12-28 发布 文件大小:7.19 kB
0 136
下载积分: 2 下载次数: 2

代码说明:

本设计可直接用作时钟计数器,同时有调时,定时功能。 Led[3:0]显示秒钟的变化情况。 func用作计时,调时,定时功能转换。 Ledarrive用于提示计时时间已到。 change可使秒钟在数码管显示。 plus键在调时计时时使时钟加一。 shift用于调时计时时分计时与时计时的调整转换。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • A simple sequential lights
    A simple sequential lights
    2022-08-17 06:37:02下载
    积分:1
  • bianyuanjiance
    图像采集 VGA输出 图像的边缘 ov7670(V image acquisition VGA output image edge)
    2020-06-21 13:20:06下载
    积分:1
  • FPGA数码管显示秒表实验
    说明:  FPGA数码管显示秒表实验 三种方法实现: 方法一: 对秒计数,得到(秒显示)0~9, 对(秒显示)计数,得到(分秒显示)0~5, 对(分秒显示)计数,得到(分钟显示)0~5, 注意进位时机 方法二: 对秒计数,得到(秒显示)0~9 对秒计数,得到(分秒显示)0~5 对秒计数,得到(分钟显示)0~5 方法三: 只对秒计数,分别取模 %60得到分钟显示 ************************ 余数%10得到分秒显示 (据说)取模运算占资源!!!!(也能接受?好像...) 再剩下的余数为秒显示 ************************(Experiment of Digital Tube Display Stopwatch Based on FPGA Three ways to achieve)
    2020-06-22 04:40:02下载
    积分:1
  • 基于quartus 的一些程序 都是verilog 还是比较有用的
    基于quartus 的一些程序 都是verilog 还是比较有用的 -Based on some of the procedures Quartus Verilog are still quite useful
    2023-02-23 04:30:03下载
    积分:1
  • PWM
    自己编写的verilog语言 PWM实现的一种方法希望有用(verilog PWM)
    2015-04-05 18:23:37下载
    积分:1
  • 这是一个GPIB源程序代码,里面有硬件相对应的代码
    这是一个GPIB源程序代码,里面有硬件相对应的代码-This is a GPIB source code, which corresponds to a hardware code
    2022-02-15 23:31:46下载
    积分:1
  • ADC实验
    用于单片机的adc采集实验,经过降噪处理,结果精确(ADC acquisition experiment for single chip computer, after noise reduction processing, the result is accurate)
    2018-11-27 21:41:13下载
    积分:1
  • fpga under the seven
    fpga下的七段数码管显示 大 学 实 验 报 告-fpga under the seven-segment digital tube experiment reports that the University
    2022-02-13 12:54:58下载
    积分:1
  • 《HELLO FPGA》-软件工具篇
    说明:  学习使用quartus modelsim(learn to uee quartus modelsim)
    2020-03-18 09:24:22下载
    积分:1
  • design of 1-bit memory using cmos logic
    &单元格
    2022-02-04 02:43:34下载
    积分:1
  • 696516资源总数
  • 106783会员总数
  • 25今日下载