网站首页

iic master

于 2022-12-31 发布文件大小:8.00 kB

 0  177

下载积分: 2 下载次数: 1

我要下载

代码说明：

iic master 通过FPGA验证··成功对eeprom读写操作 clk_div：FPGA 板子分频时钟，满足SCL时钟线速度达400KB main_state.v：顶层状态机，控制master接口整个工作过程 scl_generator.v:master接口，有SCL状态机产生器和master接口状态机两部分组成 mainsmtb.v：在modelsim环境下的仿真激励 top.v设计顶层模块

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

part1
Altera DE2 开发板试验2 第1部分VHDL答案(Altera DE2 Lab2 part1 VHDL answer)

2011-11-17 19:02:19下载

积分：1
A4_Led3
说明： led学习控制l44444444444444(led verilog led ccccccc)

2019-05-06 09:38:14下载

积分：1
FPGA测试程序SignalTap
AD9235FPGA编程可AD采集信号信号频谱检测检测任意波形输入(AD9235FPGA programming allows AD to collect signal and spectrum detection and detect arbitrary waveform input.)

2020-11-24 20:39:34下载

积分：1
RX_RS_DEC
OFDM系统新型RS编解码的verilogHDL设计，经测试误码率性能提高(OFDM system verilogHDL new RS codec design, improved bit error rate performance tested)

2020-12-31 10:59:00下载

积分：1
rd1020
Synchronous DRAM (SDRAM) has become a mainstream memory of choice in embedded system memory design due to its speed, burst access and pipeline features. For high-end applications using processors such as Motorola MPC 8260 or Intel StrongArm, the interface to the SDRAM is supported by the processor’s built-in peripheral module.

2010-07-30 16:51:31下载

积分：1
AlteraFPGA_CPLD
ALTERA FPGA CLPD

2010-04-11 14:52:36下载

积分：1
alarm
闹钟设计，VHDL，源代码。闹钟设计，VHDL，源代码。(Alarm clock design, VHDL, the source code.)

2011-05-23 18:30:29下载

积分：1
adc_cfg
说明： adc器件ads62p49配置代码，已在工程中验证可用(Temperature sensor DS18B20 parses the code, has verified the ADC device configuration code, has been verified available)

2020-11-04 16:29:51下载

积分：1
dds
dds叫数字频率合成计，是一种在FPGA广泛使用的信号生成方式，根据频率可控，比一般的信号优点很多。

2023-07-28 03:40:03下载

积分：1
简易数字频率计
利用FPGA制作的简易数字频率计，简单实用。

2023-08-17 21:50:03下载

积分：1

696516资源总数
106481会员总数
12今日下载

iic master

0 个回复

热门标签

热门下载