网站首页

iic master

于 2022-12-31 发布文件大小:8.00 kB

 0  136

下载积分: 2 下载次数: 1

我要下载

代码说明：

iic master 通过FPGA验证··成功对eeprom读写操作 clk_div：FPGA 板子分频时钟，满足SCL时钟线速度达400KB main_state.v：顶层状态机，控制master接口整个工作过程 scl_generator.v:master接口，有SCL状态机产生器和master接口状态机两部分组成 mainsmtb.v：在modelsim环境下的仿真激励 top.v设计顶层模块

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

ix746
Nonlinear discrete system identification, It uses a pulse of consumer law, Partial least squares method.

2017-08-28 20:46:28下载

积分：1
Miller-detector
Decoder using Miller method for UHF reader

2013-01-25 10:20:57下载

积分：1
ds18b20_verilgo
艾米电子的verilog HDL描述的DS18B20的程序(Amy verilog HDL description of the procedures DS18B20)

2010-10-26 11:25:18下载

积分：1
FIFO
This is a simple example of FIFO(first in and first out) module written in verilog code(This is a simple example of FIFO (first in and first out) module written in verilog code)

2013-10-04 00:41:42下载

积分：1
SPI verilog 源代码
串行外设接口或 SPI 总线是一个同步串行数据链接，一个事实上的标准，由摩托罗拉命名，在全双工模式下运行。它用于短的距离，单掌握沟通的例如在嵌入式的系统、传感器和 SD 卡。设备在哪里主设备启动数据帧的主从请点击左侧文件开始预览！预览只提供20%的代码片段，完整代码需下载后查看加载中侵权举报

2022-03-22 00:33:48下载

积分：1
LIP6903CORE_CSC_RGB2YUV
CSC RGB2YUV Verilog source code

2011-02-28 20:06:13下载

积分：1
filter-design
MBD-FPGA数字滤波器设计基本流程,基于DSP builder(MBD-FPGA basic process of digital filter design)

2020-12-02 20:39:26下载

积分：1
基于FPGA的四路ov7670摄像头图像采集与VGA显示系统
应用背景应用于多路图像并行采集和显示的场合。关键技术基于华升FPGA图像处理开发板完成了四路图像采集，并送VGA分屏显示，程序全部为Verilog硬件语言编写，摄像头采用OV7670型，程序注释清晰，扩展性强，理论上可以继续扩展多路。

2022-02-01 13:48:05下载

积分：1
RS-code
说明：我测试过的！Verilog HDL实现RS编码。(I' ve tested it! RS coding Verilog HDL implementation.)

2010-04-12 20:30:36下载

积分：1
VCS
VCS详细学习资料。内涵专业研究院所内部培训资料。适合于初学者学习使用，易于上手。(VCS learning)

2012-10-26 10:14:09下载

积分：1

696518资源总数
105563会员总数
11今日下载

iic master

0 个回复

热门标签

热门下载