网站首页

iic master

于 2022-12-31 发布文件大小:8.00 kB

 0  165

下载积分: 2 下载次数: 1

我要下载

代码说明：

iic master 通过FPGA验证··成功对eeprom读写操作 clk_div：FPGA 板子分频时钟，满足SCL时钟线速度达400KB main_state.v：顶层状态机，控制master接口整个工作过程 scl_generator.v:master接口，有SCL状态机产生器和master接口状态机两部分组成 mainsmtb.v：在modelsim环境下的仿真激励 top.v设计顶层模块

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

s5pv-u-boot-LCD-display
s5pv-u-boot-2011.06之增加LCD显示功能(s5pv-u-boot-2011.06 Increase LCD display function)

2013-03-14 09:45:18下载

积分：1
编码器信号转换程序
编码器信号的转换，用于控制打印机，UV平板打印机的喷头驱动输出信号，控制Y轴移动，需要将信号转换为运动控制器识别的信号才可以控制其运动。

2022-10-20 19:55:03下载

积分：1
429recive
实现FPGA接收429板卡发送的信号，并根据数据最后两位点亮相应的LED。(FPGA to achieve the 429 board to receive the signal sent, and according to the data of the last two of the corresponding LED.)

2015-11-26 11:18:19下载

积分：1
Xilinx ISE数字钟
微机原理实验，数字钟，基于Basys 2开发板，使用ISE编程

2022-02-09 12:40:19下载

积分：1
CfgDDS_9910
dds ad9910配置的verilog hdl程序，模块化设计，输入待配置的数据，字长，启动信号，即可自动产生时序，完成一次配置，模块还有done握手信号，方便用户调用时，反复多次配置。(dds ad9910 configuration verilog hdl program, modular design, the input data to be configured, word length, the start signal, the timing can be automatically generated, complete a configuration, the module has done handshake, user-friendly call, repeatedly configuration .)

2015-04-21 22:03:50下载

积分：1
dpll
用verilog编写的全数字锁相环，包括鉴相器，模K计数器，加减脉冲模块和分频模块，都经过验证(verilog based digital phase lock loop design, including phase detector,mode K counter, increment/decrement counter and frequency divider )

2014-04-22 08:36:53下载

积分：1
LDPC编译码
LDPC编译码，最新一代纠错码技术，自带校验矩阵，数据程序内带测试数据

2022-01-26 04:09:36下载

积分：1
视频编解码lamda计算
视频编解码设计中会有涉及到图像操作代价的计算，其中通用算法lamda的计算是一个可以模块化设计的模块，代码就是实现这个功能而设计的。

2022-10-24 23:30:03下载

积分：1
LCD1602测试程序
说明：实现对LCD1602的Verilog HDL编程(the program for LCD1602 based on Verilog HDL)

2020-06-23 21:00:01下载

积分：1
modelsim_example_c
modelsim仿真，大量vhdl程序，验证，很有价值！(The ModelSim Simulation, a large number of VHDL procedures, validation, great value!)

2013-05-05 15:11:06下载

积分：1

696518资源总数
106208会员总数
21今日下载

iic master

0 个回复

热门标签

热门下载