网站首页

iic master

于 2022-12-31 发布文件大小:8.00 kB

 0  215

下载积分: 2 下载次数: 1

我要下载

代码说明：

iic master 通过FPGA验证··成功对eeprom读写操作 clk_div：FPGA 板子分频时钟，满足SCL时钟线速度达400KB main_state.v：顶层状态机，控制master接口整个工作过程 scl_generator.v:master接口，有SCL状态机产生器和master接口状态机两部分组成 mainsmtb.v：在modelsim环境下的仿真激励 top.v设计顶层模块

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

DAC_VHDL
DAC VHDL code using SPI method

2016-11-09 19:53:01下载

积分：1
fpga--lpass
基于FPGA的数字低通滤波器。。。。。(FPGA-based digital low-pass filter。。。。。)

2021-04-24 08:28:47下载

积分：1
N-bits-by-M-bits
这是一个verilog代码实现的常用乘法器。设计的是通用N比特乘M比特的二进制乘法器(This is a common multiplier verilog code. Design of a generic N bits by M bits of the binary multiplier)

2013-10-05 19:44:52下载

积分：1
frequency divider
FPGA对系统50M时钟进行分频。FPGA最基本功能基础(FPGA Verilog program, key detection, program jitter elimination, jitter elimination, delay detection keys)

2019-04-27 23:35:12下载

积分：1
C-V2X-master
LTE is an abbreviation for Long Term Evolution.

2019-06-29 01:08:09下载

积分：1
ECHO_DE2
Very good info. for RS-232 echo VHDL code .

2008-05-31 00:41:53下载

积分：1
edge_detect_p
用于检测信号上升沿，输出与时钟相关的正脉冲(Detect the rising edge of the signal)

2012-03-27 14:49:21下载

积分：1
7-segment
VHDL Design of BCD to 7-segment decoder using PROM

2009-05-04 02:44:02下载

积分：1
Verilog计数器、编码器、加法器
verilog编码器、计数器、加法器的程序(Verilog encoder, counter, adder procedures)

2019-01-26 21:50:01下载

积分：1
RS232串口Verilog源码
资源描述RS232串口Verilog源码,可以直接用于和其他外设或FPGA的串口通讯

2022-01-26 08:26:44下载

积分：1

696516资源总数
106783会员总数
25今日下载

iic master

0 个回复

热门标签

热门下载