网站首页

verilog编写的具有奇偶校验uart发送模块

于 2023-01-07 发布文件大小:1.37 kB

 0  122

下载积分: 2 下载次数: 1

我要下载

代码说明：

verilog编写的uart发送模块，起始位，数据位，可选择的奇偶校验位，停止位。仿真可用

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

IPSO
i have coding for verilogHDL and VHDL. so please i want know that coding..

2012-04-24 01:01:07下载

积分：1
ODBC
ODBC编程实例，使用ODBC对基于开关量数据采集卡的通信接口设计与实现。(ODBC programming examples, using ODBC for data acquisition card based digital communications interface design and implementation.)

2013-07-14 13:16:35下载

积分：1
des加密算法的vhdl和verilog源程序
也是网络上面下载的，个人感觉写的不错，已经用于商业代码中：des加密算法的vhdl和verilog源程序

2022-03-03 02:52:27下载

积分：1
Coding Style
说明：良好的Coding Style能减少Bug，减少锁存器出现的可能以及其他隐藏逻辑错误，也有助于减小芯片面积或所用资源(Good Coding Style can reduce Bug, reduce the possibility of latches and other hidden logic errors, and also help to reduce chip area or resources used.)

2020-06-17 12:00:01下载

积分：1
SRAM_16Bit_512K
说明： VHDL语言写的SRAM控制程序，在开发板上验证过。(Written in VHDL SRAM control procedures, the development board verified.)

2010-05-04 09:12:20下载

积分：1
ldpc
说明： ldpc的算法介绍及其fpga上硬件实现(Introduction of LDPC algorithm and Its FPGA implementation)

2020-06-22 20:40:01下载

积分：1
AD_100k
说明： ADC Reference code!Clock 100kHz

2020-06-24 10:40:02下载

积分：1
Using-fpga-implementation-SDI
用fpga实现SDI（ xapp1014-xilinx-sdi）赛灵思原厂资料(Using fpga implementation SDI (xapp1014-xilinx-sdi) Xilinx original data)

2013-10-29 15:02:18下载

积分：1
lcd
vhdl code fpga for lcd 2*16

2017-09-22 23:15:51下载

积分：1
Booth算法的Verilog
模块

2022-05-09 04:12:07下载

积分：1

696518资源总数
106208会员总数
21今日下载

verilog编写的具有奇偶校验uart发送模块

0 个回复

热门标签

热门下载