登录
首页 » Verilog » 10进制的FPGA数字计数器

10进制的FPGA数字计数器

于 2023-07-19 发布 文件大小:9.16 MB
0 106
下载积分: 2 下载次数: 1

代码说明:

本程序可以在DE1-SOC的实现10进制的FPGA数字计数器

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • IC设计基础
    一本很经典的IC设计中文入门书籍,由任艳颖,王彬编著,翻印几百万册(A very classic introduction to Chinese in IC design book, compiled by Ren Yanying and Wang Bin, reprinted millions of copies)
    2020-06-23 22:20:02下载
    积分:1
  • new
    说明:  通过spi实现加速度计adxl357读取xyz三轴方向的加速度值(Accelerometers adxl357 read the acceleration value of XYZ three-axis direction through SPI)
    2021-03-23 08:49:15下载
    积分:1
  • finale
    a power point presentation presenting how to impliment EMF and GMF with DDS
    2016-10-28 17:48:42下载
    积分:1
  • verilog 代码
    基于FPGA的VERILOG语言的DS18B20温度检测程序,代码自测可用(FPGA based VERILOG language DS18B20 temperature detection program, code self test available)
    2018-07-05 15:36:01下载
    积分:1
  • wave_coif3
    滤波器的实现,总共为4种,是简单的coif3滤波器的实现方法(The implementation of the filter, a total of 4, is a simple coif3 filter implementation method)
    2018-03-24 21:05:14下载
    积分:1
  • ADPLL 行为模型
    附加的文件包含 ADPLL 的行为模型。 6 位贸发局用。一个快速的时钟用来计算输入的参考时钟和反馈时钟之间的时间性差异。 贸发局决议是如果快速的时钟速度更快更高。 数字环路滤波器生成 14 数字控制位控制 DCO 的频率。 14 位 DAC 用于方便控制 DCO 由像控制 VCO 的手段。 4330 分隔线用于附加的文件。
    2022-04-18 10:05:08下载
    积分:1
  • I2C_master_code
    主要介绍,I2C总线主设备发送数据给从设备,代码实现是用Verilog语言实现的,对硬件设计者有很大好处(Introduces, I2C bus master to send data to the slave device, code is implemented in Verilog language, the hardware designer of great benefit)
    2011-07-12 14:31:11下载
    积分:1
  • soble
    基于FPGA的Sobel边缘检测算法的实现与仿真。此程序提供算法的verliog实现。(Implementation and Simulation of Sobel edge detection algorithm based on FPGA. This program provides the verliog implementation of the algorithm.)
    2017-08-30 16:06:04下载
    积分:1
  • lab7_files
    关于Digilent Atlys Spartan-6 FPGA development board audio ac97的讲解及具体应用的源码(Digilent Atlys Spartan-6 FPGA development board audio of ac97' s presentation as well as the specific application' s source code)
    2013-02-01 11:02:38下载
    积分:1
  • homework32
    说明:  这是32位移位寄存器,是用verilog编写的,能够实现从1到31位的左或右的移位(This is a 32-bit shift register, is prepared verilog, can be realized from the 1-31 shift left or right)
    2009-07-27 15:54:00下载
    积分:1
  • 696516资源总数
  • 106442会员总数
  • 11今日下载