登录
首页 » Verilog » 10进制的FPGA数字计数器

10进制的FPGA数字计数器

于 2023-07-19 发布 文件大小:9.16 MB
0 89
下载积分: 2 下载次数: 1

代码说明:

本程序可以在DE1-SOC的实现10进制的FPGA数字计数器

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • gps
    基于fpga和dsp架构的gps接收机的设计和实现(Design and Implementation of gps Receiver Based on fpga)
    2017-05-25 17:44:51下载
    积分:1
  • 用FPGA实现cordic算法
    用verilog语言实现codic算法,按照原理敲出的代码,经仿真代码正确,效果理想
    2022-07-11 04:17:04下载
    积分:1
  • 03-verilog-11
    Verilog reference book
    2015-02-06 09:03:48下载
    积分:1
  • 可以在Verilog HDL及其测试代码协议实现
    本控制器与博世参考模型测试
    2022-11-08 00:20:03下载
    积分:1
  • taxione
    说明:  基于VHDL出租车的设计,实现开动、停止的收费功能。(VHDL-based cab design, implementation and running, stop the charging function.)
    2010-04-25 14:33:58下载
    积分:1
  • 实现FPGA硬件开发使用的加法器
    说明:  用于实现FPGA硬件开发使用的加法器,需要注意的是用Verilog语言实现的(The adder used to realize FPGA hardware development needs to be realized in Verilog language)
    2020-06-22 03:20:01下载
    积分:1
  • 基于 FPGA 的 VGA
    本代码是基于可编程门阵列flield视频图形阵列实现。该代码是使用Verilog
    2022-03-22 21:24:07下载
    积分:1
  • 8_LigWater
    FPGA,VHDL语言 :分频1S 8位流水灯,适用于所有FPGA芯片,VHDL源程序!!(FPGA, VHDL language: divide-1S 8 light water, and apply to all FPGA chip, VHDL source code! !)
    2012-10-02 11:25:50下载
    积分:1
  • 3路由器的设计与验证
    应用背景这是一个内部的以太网路由器数字系统的源代码。代码已经编写的Verilog使用行为模型。有3个奴隶,一个主人,这就是为什么它被称为3配置。关键技术主要的RTL已使用Xilinx ISE仿真。FPGA实现了FPGA做sparten家庭。alhou ASIC实现,可以使用任何标准的工具如概要等。
    2022-02-06 03:03:45下载
    积分:1
  • 一种FPGA实现的串口开关双控的USB切换器
    多件键盘键值向上位机串口输出,接受并执行上位机串口的控制,串口使用ASCII码传输,串口逻辑控制逻辑按键去抖均采用Verilog实现。读此代码可以理解串口收发逻辑、键盘去抖、串口控制逻辑,相信对业内人士有所帮助,内附ASCII与HEX换算表
    2022-04-07 11:13:56下载
    积分:1
  • 696518资源总数
  • 105944会员总数
  • 20今日下载