-
uart-for-fpga
说明： Simple UART for FPGA is UART (Universal Asynchronous Receiver & Transmitter) controller for serial communication with an FPGA. The UART controller was implemented using VHDL 93 and is applicable to any FPGA.
Simple UART for FPGA requires: 1 start bit, 8 data bits, 1 stop bit!
The UART controller was simulated and tested in hardware.
- 2020-06-24 22:00:02下载
- 积分：1
-
2
说明： ADV7179芯片的驱动程序，基于FPGA硬件实现，已经验证可以使用(ADV7179 chip drivers, FPGA-based hardware implementation has been verified using)
- 2011-02-21 16:06:56下载
- 积分：1
-
i2s_input
基于FPGA的i2s接口输入模块设计，其中有原理图和verilog源码，可在Quartus环境下进行仿真(FPGA-based i2s interface input module design, including schematics and verilog source code, can be simulated in Quartus environment)
- 2020-12-14 16:49:14下载
- 积分：1
-
VGAtuxiangxianshi
用FPGA实现 VGA显示的图像显示控制器设计
用VHDL实现 硬件实现是屏幕上面出现彩色条纹(VGA display with FPGA image display controller design
Using VHDL hardware implementation is colored stripes appear above the screen)
- 2014-05-19 14:07:57下载
- 积分：1
-
JV50128
bios spi flash acer 5740g
- 2013-06-28 18:48:06下载
- 积分：1
-
EDK_Tutorial_1
EDK tutorial 1 ----------------
- 2013-04-04 10:18:46下载
- 积分：1
-
DES 硬件实现
ＡＥＳ的Ｖｅｒｉｌｏｇ实现源码，速度还可以，ｓ盒使用ｃａｓｅ实现的，ｔｅｓｔｂｅｎｃｈ的测试数据有２百多，已经过验证。在ＤＣ 下跑到８００ｍＨＺ．
- 2022-05-13 06:06:08下载
- 积分：1
-
cordic算法verilog实现代码
采用verilog编写的经典的cordic算法，旋转模式，亲测可用，经过了9次旋转。cordic算法采用不断旋转求出正弦余弦值，是一种有效地迭代算法
- 2022-07-04 20:40:51下载
- 积分：1
-
16位乘法器
基于Verilog语言的乘法器，带注释，帮助理解数字集成电路设计的乘法器实现，佩带modelsim仿真
基于Verilog语言的乘法器，带注释，帮助理解数字集成电路设计的乘法器实现，佩带modelsim仿真
- 2022-02-11 23:54:11下载
- 积分：1
-
gwnseq
verilog产生高斯白噪声，gwn_en信号产生使能，gdata是幅度服从高斯分布，功率谱密度为定值的高斯白噪声序列，共10位（现实中只能够做到带限，跟dac输出带宽有关，我的系统只能做到300kHz）(verilog Gaussian white noise, gwn_en signal enabled, gdata amplitude Gaussian distribution, power spectral density of white Gaussian noise sequence value, a total of 10 (in reality can only be band-limited, with dac output bandwidth related, My system can do 300kHz))
- 2014-06-13 13:18:45下载
- 积分：1
