网站首页

Verilog语言编写的电话计费系统，这只是源代码，需要在quartusII等软件下运用...

于 2023-01-23 发布文件大小:294.54 kB

 0  124

下载积分: 2 下载次数: 1

我要下载

代码说明：

Verilog语言编写的电话计费系统，这只是源代码，需要在quartusII等软件下运用-Verilog language telephone billing system, this is only the source code, the need to use software such as quartusII

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

电梯控制记忆，上升下降停站超载报警故障.....。
电梯控制记忆，上升下降停站超载报警故障.....。-Verilog EDA dianti

2023-06-16 03:50:04下载

积分：1
writereadflash
这个是用VHDL实现FPGA对FLASH的读写。(This is achieved using VHDL FLASH FPGA to read and write.)

2013-07-14 22:06:38下载

积分：1
mul_ser12
本源码是用Verilog编写的12位移位相加乘法器的设计源码，开发软件为MAX+PLUS，已经测试通过。(The Verilog source code is written in the sum of 12-bit shift multiplier design source code, developing software for the MAX+ PLUS, has been tested.)

2011-05-31 14:19:30下载

积分：1
sata3.0协议及FPGA各模块实现
说明： sata3.0协议及FPGA各模块实现,有代码及文档说明。(Sata3.0 protocol and FPGA module implementation, with code and documentation.)

2020-02-13 01:02:31下载

积分：1
pll
用FPGA实现数字锁相环，开发环境为ISE(Using FPGA digital phase-locked loop, development environment for ISE)

2021-03-19 18:29:19下载

积分：1
ccd
自己写的一个tcd1209d的时序驱动代码，是用verilog语言编写的，可以借鉴(Of write a tcd1209d of timing-driven code, Verilog language, can learn from)

2021-04-08 09:39:00下载

积分：1
Tun2CNk2
FPGA实现DSP的Verilog 示例(FPGA realization of DSP-Verilog Example)

2008-05-05 17:08:19下载

积分：1
DDSN
quartus II 13.0 DDS工程文件，采用VHDL编写，可输出正交两路正弦信号。可以直接用modelsim-alter 仿真(quartus II 13.0 DDS project file, using VHDL written two orthogonal sinusoidal output signals. Can be simulated directly modelsim-alter)

2021-03-20 16:49:17下载

积分：1
96x96数字复用/解复用SPI
96x96 Digital MUX/DEMUX via SPI

2023-08-24 02:45:04下载

积分：1
abi123
encoding and decoding of audio signal

2013-02-02 18:59:16下载

积分：1

696516资源总数
106459会员总数
0今日下载

Verilog语言编写的电话计费系统，这只是源代码，需要在quartusII等软件下运用...

0 个回复

热门标签

热门下载