-
Serial_Adder
注意：是verilog语言写的
一bit的全加器，实现4位数的串行加法器，一个时钟能完成一次一bit的全加(Note: It is verilog language to write a bit full adder, to achieve four-digit serial adder, a clock can be completed once a bit full adder)
- 2020-10-30 20:09:55下载
- 积分：1
-
sgiarcs
ARC firmware interface defines.
- 2015-06-27 18:50:37下载
- 积分：1
-
FPGA
一种基于FPGA的CPU设计-FPGA-based CPU design ........
- 2022-01-25 14:34:00下载
- 积分：1
-
cpu_design
FPGA MIPS架构CPU，五段流水线功能，ISE开发，verilog语言，可综合，模拟结果正确，内含设计报告(FPGA MIPS CPU, simple five-stage pipeline function, developed by ISE, using verilog language)
- 2020-12-03 13:09:25下载
- 积分：1
-
xilinx平台DDR3设计教程之仿真篇_中文版教程
DRD3在Xlinix平台上的设计教程以及仿真(DRD3 design tutorial and Simulation on Xlinix platform)
- 2018-11-02 11:18:06下载
- 积分：1
-
我从一本书上抄来的
但用MAX+PLUSII编译有些问题
初学者
见谅...
我从一本书上抄来的
但用MAX+PLUSII编译有些问题
初学者
见谅-from a book copied but with the MAX PLUSII compile some of the problems beginners forgiven
- 2022-08-20 05:51:36下载
- 积分：1
-
medianfilter
图像滤波中的中值滤波，有效滤除椒盐噪声，使用verilog语言编写(Image filtering in the median filter, effectively filter out salt and pepper noise, using verilog language)
- 2011-10-13 17:08:48下载
- 积分：1
-
通过VHDL语言进行数字信号处理的FIR操作，可以很好的实现滤波功能，有很好的作用，...
通过VHDL语言进行数字信号处理的FIR操作，可以很好的实现滤波功能，有很好的作用，-Through VHDL languages digital signal processing FIR operation, can good realization filtering, have good role
- 2022-06-02 18:18:30下载
- 积分：1
-
VHDL development of the baseball game, in QuartusII environment compiler, apply...
用VHDL开发的棒球游戏，可以在QuartusII环境下编译，适用于各种FPGA开发板。-VHDL development of the baseball game, in QuartusII environment compiler, apply to all FPGA development board.
- 2023-04-04 12:25:03下载
- 积分：1
-
ADPCM(1)
adpcm .c程序代码，完整,通过编译仿真(ADPCM c program code, complete compiled simulation)
- 2013-04-17 17:07:54下载
- 积分：1
