-
dl.sh
linux cmd line download script
- 2012-03-15 02:51:11下载
- 积分：1
-
层合板刚度
层合板的刚度的计算和验算，包括拉伸刚度A、弯曲刚度D以及耦合刚度B。
首先要给定层合板的各个参数，具体有：层合板的层数N；各单层的弹性常数E1、E2、 、G12；各单层对应的厚度；各单层对应的主方向夹角 。(The stiffness of laminated plates is calculated and checked, including tensile stiffness, A, flexural stiffness, D and coupling stiffness B. First of all, it is necessary to give the parameters of laminated plates, such as the number of plies N, the elastic constants of each layer, E1, E2, and G12, the thickness of each monolayer, and the angle of the main direction corresponding to each single layer.)
- 2021-01-18 09:28:43下载
- 积分：1
-
Random_Derandom
通信中加扰/解扰算法。FPGA源代码，verilogHDL语言实现，包含测试程序。(Perturbation/perturbation algorithm. FPGA source code, verilogHDL language implementation, including test procedures.)
- 2020-08-12 13:38:27下载
- 积分：1
-
LDPCtest
ldpc编码器ru算法的verilog语言的完整实现，希望对您有用(ldpc encoder, RU, VERILOG，altera)
- 2021-01-07 14:08:53下载
- 积分：1
-
杉木过滤器
应用背景与转置结构的FIR滤波器的设计基于延迟元件作为D触发器单元。加法器乘法器和延迟元件设计中扮演着重要的角色。它完全建成4抽头的FIR滤波器的设计与常规设计。在 ；信号处理，一个 ；有限脉冲响应（FIR） ；过滤器是一种过滤器 ； ；脉冲响应的 ； ；（或响应任何有限长度的输入）是有限 ； ；时间，因为它解决了在有限的时间内为零。这是在对比 ；无限脉冲响应（IIR）滤波器 ；，其中可能有内部反馈和可能继续无限期地回应（通常衰减）。关键技术它将实现在Xilinx ISE Design Suite 14版合成。 ；
- 2022-02-20 21:36:19下载
- 积分：1
-
5_ADC_Lab
altear max10 adc demo，实验使用了2个adc，最大支持18路adc(altear max 10 demo with 2 adc， max support 18 channel adc)
- 2021-04-21 14:48:49下载
- 积分：1
-
vdhl
4*4键盘设计，能运行，是我自己编译的，是初学者的工具(4* 4 keyboard design, can run my own compilation, is a tool for beginners)
- 2009-11-07 01:14:35下载
- 积分：1
-
cmos-Digital-design
The deep lecture notes for basic digital system for cmos design
- 2012-07-29 17:51:26下载
- 积分：1
-
VHDL_to_UART
用VHDL编写的串口通讯程序，包括几个不同的程序例子，也可以用verilog进行改写。()
- 2007-08-09 09:54:40下载
- 积分：1
-
用VHDL 编写的一个16位的cpu 设计方案，可以执行8条指令。
用VHDL 编写的一个16位的cpu 设计方案，可以执行8条指令。-use VHDL to prepare a 16 cpu design of the program, the implementation of eight instructions.
- 2023-07-06 05:40:03下载
- 积分：1
