登录
首页 » VHDL » NAND flash实现ECC

NAND flash实现ECC

于 2023-02-03 发布 文件大小:1.35 MB
0 120
下载积分: 2 下载次数: 2

代码说明:

详细说明:基于xilinx ISE环境开发的VHDL的NAND flash ECC 实现,eccGen256Byte 文件夹为ECC 产生程序,EccErrLoc文件夹为ECC错误定位程序。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • arp_2
    rgmii接口通讯方式,用于FPGA以太网口开发(Rgmii interface communication mode)
    2018-11-09 21:56:27下载
    积分:1
  • 使用Altera公司的DE2平台,使用Verilog语言描述交通灯C.
    使用ALTERA上DE2平台,使用Verilog描述,交通灯控制。-Using ALTERA on DE2 platform, use the Verilog description of the traffic light control.
    2022-08-14 15:46:38下载
    积分:1
  • light
    基于FPGA的点灯游戏,完整工程。包括鼠标控制,键盘控制,SVGA显示等(Light game based on FPGA, the whole project which includes keyboard control, SVGA and so on.)
    2020-08-25 14:08:15下载
    积分:1
  • main
    完整的GMSK调制及维特比译码,程序中包括了高斯滤波器的设计,调制相位的计算,并采用了维特比译码算法解调出原始码元,最后计算了其误码率。(Complete GMSK modulation and Viterbi decoding, the program includes a Gaussian filter design, the calculation of the phase modulation, and uses the Viterbi algorithm demodulates the source element, the final calculation of the bit error rate.)
    2020-11-03 16:19:54下载
    积分:1
  • zong
    说明:  quartusII 9.1,位同步提取电路,可以实现位同步时钟提取,其中包括分频器,和由D触发器以及与门组成的鉴相器模块。(Quartus II 9.1, bit synchronous extraction circuit, can realize bit synchronous clock extraction, including frequency divider, phase discriminator module composed of D trigger and and gate.)
    2020-01-11 13:40:31下载
    积分:1
  • MCU_V_PWM_16bit
    单片机通过总线,将占空比和频率送到CPLD/FPGA中,并控制PWM输出.采用Verilog HDL语言编写。(Microcontroller by bus, the duty cycle and frequency sent to the CPLD/FPGA in, and control the PWM output. Using Verilog HDL language.)
    2020-10-29 09:19:57下载
    积分:1
  • LZ77_1
    Package include hardware implementation of Lz77 algorithm
    2021-04-26 10:38:45下载
    积分:1
  • UART_TX
    说明:  fpga串口的接收程序基于verilog语言拿走不用谢。(The receiving program of FPGA serial port is based on Verilog language.)
    2020-06-18 03:20:02下载
    积分:1
  • 主要是RS
    主要是RS-232串行接口技术并且通过了串行收发器UART的开发实例演示了接口设计的基本步骤程序-Is RS-232 serial interface technology and, through a serial UART transceiver development of interface design examples demonstrate the basic steps of the procedure
    2022-03-17 15:36:56下载
    积分:1
  • VHDLFIR
    1 由matlab计算FIR数字滤波器的滤波系数; 2 用VHDL语言设计逻辑电路,再通过QUARTUS II 软件,将各个模块的电路封装成期间,在顶层设计中通过连线,完成整个系统。 (matlab VHDL QUARTUS )
    2016-05-15 12:49:30下载
    积分:1
  • 696516资源总数
  • 106481会员总数
  • 12今日下载