-
FIR verilog
应用背景
FIR(Finite Impulse Response，有限冲击响应)数字滤波器具有稳定性高、可以实现线性相位等优点，广泛被应用于信号检测与处理等领域[1,2]。由于FPGA(Field Programmable Gate Array，现场可编程门阵列)基于查找表的结构和全硬件并行执行的特性，如何用FPGA 来实现高速FIR 数字滤波器成了近年来数字信号处理领域研究的热点。目前，全球两大PLD 器件供应商都提供了加速FPGA 开发的IP(IntelligentProperty，知识产权)核[3]。本文在Altera 公司的FIR 数字滤波器IP 核的基础上，设计了基于分布式算法的FIR数字低通滤波器。
关键技术实现滤波器的功能，有限冲激响应（
- 2022-08-10 00:07:33下载
- 积分：1
-
SDRAM驱动程序
这是网上找到的一篇关于SDRAM 驱动的程序，注解非常详细，并且很有条理。但因为很久的程序了，所以忘记了出处，印象中是特权同学的。
- 2023-04-07 00:25:04下载
- 积分：1
-
pwm
实现pwm波的输出，按键可调占空比的，可通过连接pwm输出值led灯以检测占空比的变化(To realize the output of the PWM wave, key adjustable duty ratio, but through the connection PWM output value led lamp with testing duty ratio changes
)
- 2020-12-20 21:19:08下载
- 积分：1
-
I2C
说明： iic总线挂接在amba的apb总线上，标准接口，verilog代码的实现(iic bus attached to the amba' s apb bus, standard interfaces, verilog code implementation)
- 2011-04-02 10:04:36下载
- 积分：1
-
FPGA实现SHA256
利用硬件（可编程逻辑器件FPGA）实现密码算法SHA256，在FPGA中嵌入软核NIOSii，在NIOSii上进行软件编程。硬件EDA工具为ALTERA的Quartus ii，软件IDE为eclipse（嵌在Quartua中）。
- 2022-06-21 07:17:01下载
- 积分：1
-
uart
uart 发送模块接收模块及tb，其中可以选择不同波特率进行收发，代码带有详细注释。(UART sending module and receiving module)
- 2020-06-20 20:00:02下载
- 积分：1
-
asynchronous-fifo
同步fifo的调用程序，调用Quartus II 9.0 (32-Bit)中的fifo模块(Synchronous fifo calling program, call Quartus II 9.0 (32-Bit) in fifo module)
- 2013-08-23 21:58:56下载
- 积分：1
-
4-2switch
四位拨妞开关作为输入，当输入值变化时将其转化成两位输出(The four DIP Niu switch as an input, when the input value changes, be converted into two output)
- 2012-10-12 21:12:35下载
- 积分：1
-
卷积编码 FPGA
FPGA实现的卷积编码，1/2编码效率，可在此基础上改为其他码率，如2/3 3/4等
- 2022-11-04 13:20:03下载
- 积分：1
-
dac
FPGA的驱动并行接口的DAC程序，效率较高。(FPGA-driven parallel interface of the DAC process more efficient.)
- 2011-08-04 21:48:11下载
- 积分：1
