登录
首页 » VHDL » 对于Spartan 3E VGA控制器

对于Spartan 3E VGA控制器

于 2023-02-07 发布 文件大小:340.05 kB
0 152
下载积分: 2 下载次数: 1

代码说明:

资源描述VGA视频图形阵列(VGA)接口是一三排15针de-15连接器。15针VGA接口是许多视频卡,发现电脑显示器,以及一些高清晰度电视机。在笔记本电脑或其他小型设备,迷你VGA端口有时用于全尺寸的VGA接口的地方。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 基于VHDL的I2C程序0005,很不错的论文及程序,,大家快下啊
    基于VHDL的I2C程序0005,很不错的论文及程序,,大家快下啊-based on the I2C procedures VHDL 0005, a very good paper and procedures, we quickly under ah
    2022-03-18 17:11:42下载
    积分:1
  • shiyanc
    说明:  希望对VHDL的学习大家有帮助,望大家指出错误,浮想交流!(We want to learn VHDL help, hope you point out an error, daydreams exchange!)
    2011-04-14 09:10:28下载
    积分:1
  • FPGA锁相环实验
    说明:  FPGA锁相环实验: 顶层文件加底层IP文件构成 top中例化ip核pll(Experiment of Phase-Locked Loop Based on FPGA)
    2020-06-22 04:00:01下载
    积分:1
  • verilog 入门概述 新手学习资料
    verilog 入门概述 新手学习资料-Getting Started with an overview of novice learning materials verilog
    2022-03-09 23:40:45下载
    积分:1
  • FFT_Verilog-master
    说明:  16点verilog FFT,可供参考学习使用(16 points Verilog FFT can be used for reference)
    2021-04-18 15:18:51下载
    积分:1
  • CH2 VHDL 数字电路参考书所有程序2
    CH2 VHDL 数字电路参考书所有程序2-CH2 VHDL digital circuit two reference books all procedures
    2022-01-26 01:59:56下载
    积分:1
  • FIR 滤波器的设计
    在实现 OFDM 中,必须有筛选器,以提高无线电信号的质量。一般情况下,筛选器应用于 OFDM 的类型是 FIR 滤波器。FIR 滤波器是方便使用,因为线性相位的未来。所以,我研究它与实现 FIR 滤波器 VHDL 语言一轮。这段代码是完全测试。但我是节约资源的 FPGA 改进范围。
    2022-02-10 03:42:42下载
    积分:1
  • yiweijicunq
    16位右移位寄存器 下面描述的是一个位宽为16位的右移位寄存器,实际具有环形移位的功能,是在右移位寄存器的基础上将最低位的输出端接到最高位的输入端构成的。其功能为当时钟上升沿到达时,输入信号的最低位移位到最高位,其余各位依次向右移动一位。(16-bit right shift register The following description is a right shift register with a bit width of 16 bits. It actually has the function of circular shift. It is based on the right shift register, which connects the lowest bit output terminal to the highest bit input terminal. Its function is that when the rising edge of the clock arrives, the lowest displacement of the input signal reaches the highest position, and the rest of you move one bit to the right in turn.)
    2020-08-18 09:58:21下载
    积分:1
  • uart
    fpga串口收发完整程序,Verilog语言。(FPGA configuration PLL complete program, Verilog language.)
    2020-06-20 17:00:02下载
    积分:1
  • Sdram_Control_4Port
    使用verilog HDL写的sdram(SDR)的控制器源代码,具有很好的可移植性,试验的例子已经通过QuartusII 9.0编译通过,可以运行在cycloneII上(Controller source code using verilog HDL written in the sdram (SDR), has good portability, test examples via the QuartusII 9.0 compiler, you can run in cycloneII)
    2012-05-14 15:36:09下载
    积分:1
  • 696516资源总数
  • 106571会员总数
  • 2今日下载