网站首页

verilog实现的“并行输入、并行输出移位寄存器”

于 2023-06-06 发布文件大小:526.00 B

 0  784

下载积分: 2 下载次数: 1

我要下载

代码说明：

verilog实现的“并行输入、并行输出移位寄存器”-verilog to achieve a " parallel input, parallel output shift register"

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

jiaotongdeng
基本交通系统,实现城市交通路口的模拟仿真，自己的课程设计作品(Basic transport system, urban traffic junction simulation, design their own courses)

2008-03-26 21:54:20下载

积分：1
用verilog写的基于cpld的出租车计费器的源码，需要的参考一下
用verilog写的基于cpld的出租车计费器的源码，需要的参考一下-Use verilog to write a taxi based cpld billing device source code, need to refer to

2022-06-11 23:05:49下载

积分：1
verilogsram
SRAM 读写实验，SRAM存储器的读写操作，Verilog源码有助于提高代码coding能力。使用例程。(SRAM write and read)

2017-04-20 22:20:05下载

积分：1
Verilog HDL language proficiency of a good cpu code
veriloghdl语言熟练的一个很好的cpu代码

2022-10-31 00:00:03下载

积分：1
paper7
分数阶Unscented卡尔曼滤波器研究.pdf(Fractional Unscented Kalman filter pdf)

2012-12-27 21:00:41下载

积分：1
vga
VGA显示控制：时序控制+像素点的颜色处理显示十字光标（vorilog）(VGA Display Control: Timing Control+ pixel color processing and display cross cursor (vorilog))

2010-11-27 14:02:12下载

积分：1
veriloghdllicheng135li
Verilog的应用例程，包含了基本的硬件编程，加法器，触发器(Application of Verilog routines, including the basic hardware programming, adders, flip-flop)

2010-12-14 20:38:03下载

积分：1
delay
PWM整流器的死区延迟的VHDL编程，可以参考一下(VHDL programming PWM Rectifier dead-band delays)

2016-04-12 14:24:45下载

积分：1
简易数字信号分析仪（眼图）
采用VHDL语言编写，此题为全国大学生电子设计竞赛题目，产生一个伪随机信号，并用时钟提取模块提取时钟，最终能在示波器上获得眼图，验证实验结果。此程序已经经过本人亲自验证，完全可用，可用于电赛培训之中。

2022-07-22 14:59:00下载

积分：1
sp6ex5
xilinx SP6系列的3-8译码器实现(Implementation of Xilinx SP6 Series 3-8 Decoder)

2020-06-22 21:40:01下载

积分：1

696516资源总数
106457会员总数
15今日下载

verilog实现的“并行输入、并行输出移位寄存器”

0 个回复

热门标签

热门下载