verilog实现的“并行输入、并行输出移位寄存器”
于 2023-06-06 发布
文件大小:526.00 B
0 696
下载积分: 2
下载次数: 1
代码说明：
verilog实现的“并行输入、并行输出移位寄存器”-verilog to achieve a " parallel input, parallel output shift register"
下载说明：请别用迅雷下载，失败请重下，重下不扣分！
发表评论
