网站首页

基于BASYS2模60计数器

于 2023-02-17 发布文件大小:219.44 kB

 0  105

下载积分: 2 下载次数: 1

我要下载

代码说明：

资源描述利用实验板实现模六十计数，即00—01—02—03—04—…59—00—01…，并在Basys2实验板的AN1~AN0或（LD7~LD0）上显示。下载配置文件到实验板BASYS2上，观察验证实验现象。使用verilog语言设计实现---模六十计数器

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

keyscan
用verilog语言写的简单的键盘扫描代码，适合初学者，用alter的软件编写的程序代码。(Using verilog language to write simple keyboard scan code, suitable for beginners, with alter software program written code.)

2013-09-13 22:59:11下载

积分：1
SDRAM猝发读写Verilog程序
应用背景使用Verilog编写的sdram猝发读写程序，经测试可使用，猝发读写长度为8,16位的sdram接口。可应用与图像接收和处理平台。关键技术采用猝发的方式读写sdram，使得sdram的频率大大提高，完全可以应用于图像等处理平台中。测试过完全没有问题。

2022-03-13 16:38:57下载

积分：1
viterbi_msk
连续相位调制CPM信号的viterbi编解码(MSK viterbi decode)

2012-10-29 23:07:38下载

积分：1
静态时序分析
说明： fpga 静态时序分析是电子工程中，对数字电路的时序进行计算、预计的工作流程，该流程不需要通过输入激励的方式进行仿真。(Static time series analysis is a work flow which can calculate and predict the time series of digital circuits in electronic engineering.)

2020-06-16 11:10:56下载

积分：1
SPI_slave代码，已经实用！
SPI_slave代码，地址长度可设1～3字节，时钟可以运行到20MHz以上，已经在项目里使用，有需要的可以再根据自己的要求修改！！！！

2022-10-15 13:00:02下载

积分：1
DDR3读写
使用软件是xilinx公司的Vivado，程序实现的是DDR3的读写控制，该程序是FPGA开发板自带的程序，正确性有保障。可以使用。

2022-03-02 10:07:22下载

积分：1
fpga
fpga的一些经验之谈，对初学者比较有用，都是些容易出错误的地方(FPGA some experiences, more useful for beginners, are more vulnerable to the wrong place)

2007-09-21 20:58:57下载

积分：1
LBJ
SPI接口协议，将spi总线转换成为LOCALBUS总线(SPI interface protocol, the spi bus converted into LOCAL BUS bus)

2021-03-30 09:49:10下载

积分：1
Quartus
QuartusII多路选择器,数字电路环境，大三EDA技术实验(Quartus,chosen conductos in matheathics field)

2012-10-30 16:26:11下载

积分：1
芯片控制器
芯片控制器包含的控制单元，16 位 ALU 用内存单元执行各种算术运算和逻辑运算。这是用 verilog 在 XILINX ISE 模拟器模拟。给出了一个详细的文档和代码设计的芯片控制器包括在内。

2022-08-14 06:50:36下载

积分：1

696518资源总数
105559会员总数
1今日下载

基于BASYS2模60计数器

0 个回复

热门标签

热门下载