登录
首页 » Verilog » 设计和ASIC平台实现DDR SDRAM控制器

设计和ASIC平台实现DDR SDRAM控制器

于 2023-02-20 发布 文件大小:947.66 kB
0 124
下载积分: 2 下载次数: 1

代码说明:

专用的内存控制器是素数在不包含的微处理器的应用程序的重要性(高端应用)。内存控制器提供内存刷新指令信号,读取和写入操作和SDRAM的初始化。我们的工作将集中于ASIC双数据速率(DDR)SDRAM设计方法控制器位于DDR SDRAM和总线之间高手。控制器简化了SDRAM命令接口标准的系统的读/写接口,也优化的读/写周期的存取时间。双倍数据速率(DDR)SDRAM控制器使用Cadence RTL实现编译器。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • Roy dsd
    说明:  basic verilog code on siso, piso, sipo
    2020-06-25 18:40:01下载
    积分:1
  • TFT_CTRL_800_480_16bit
    说明:  文件用于驱动TFT屏,分辨率800*400,平台为quartus13,芯片为cycloneIV(The file is used to drive the TFT screen with a resolution of 800*400. The platform is quartus 13 and the chip is cyclone IV.)
    2019-04-12 09:22:29下载
    积分:1
  • reversible-squarer
    it is hybrid squarer circuit which will be designed using reversible gates which having les hardware complexity with compared to the conventional gates
    2015-04-21 15:05:54下载
    积分:1
  • I2C-AT24C02
    I2C总线芯片AT24C02程序设计 C++编程(I2C bus AT24C02 chip program design)
    2013-05-27 15:01:08下载
    积分:1
  • 97小波_2D_2Level
    97小波_2D_2Level的FPGA实现,适用的97提升小波变换,包含了完整的97小必争变换和反变换
    2022-02-22 00:51:44下载
    积分:1
  • 自动增益控制 AGC verilogHDL实现
    自动增益控制 AGC  verilogHDL实现.常用于无线通信、雷达等SDR接收机中。代码高效实现。简单易懂。可作为AGC实现参考或者直接使用。 自动增益控制 AGC  verilogHDL实现.常用于无线通信、雷达等SDR接收机中。代码高效实现。简单易懂。可作为AGC实现参考或者直接使用。 自动增益控制 AGC  verilogHDL实现.常用于无线通信、雷达等SDR接收机中。代码高效实现。简单易懂。可作为AGC实现参考或者直接使用。
    2022-12-28 23:15:05下载
    积分:1
  • FPGA_DSP_Rapid-IO
    基于FPGA实现DSP与Rapid-IO网络互联()
    2017-10-31 09:53:20下载
    积分:1
  • multi16
    有符号16位乘法器。经典booth编码。拓扑结构为wallance树。加法器类型是进位选择加法器。(Number system: 2 s complement Multiplicand length: 16 Multiplier length: 16 Partial product generation: PPG with Radix-4 modified Booth recoding Partial product accumulation: Wallace tree Final stage addition: Carry select adder )
    2013-01-01 14:13:58下载
    积分:1
  • Read_SPI_ADC
    This VHDL code takes a clock, reset, Capture_EN and SPI data LT2315 ADC and generates SPI_CLK and SPI_nCS of it and reads 12-bit serial data ADC and returns 12-bit parallel data.
    2015-10-13 14:43:13下载
    积分:1
  • Verilog_traffic
    若农场路无车辆,则在高速路保持绿灯。在探测农场路有车辆,高速路上的交通灯应由绿到黄,再到红,并允许农场路方向灯变绿,绿灯亮一段时间,由绿变黄再到红。(If there is no vehicle on the farm road, keep the green light on the highway. There are vehicles on the farm road, the traffic lights on the high speed road should be green to yellow, and then red, and allow the farm road lights to turn green, the green light for a period of time, from green to yellow, then to red.)
    2020-07-17 21:08:48下载
    积分:1
  • 696518资源总数
  • 105665会员总数
  • 6今日下载