登录
首页 » Verilog » 设计和ASIC平台实现DDR SDRAM控制器

设计和ASIC平台实现DDR SDRAM控制器

于 2023-02-20 发布 文件大小:947.66 kB
0 165
下载积分: 2 下载次数: 1

代码说明:

专用的内存控制器是素数在不包含的微处理器的应用程序的重要性(高端应用)。内存控制器提供内存刷新指令信号,读取和写入操作和SDRAM的初始化。我们的工作将集中于ASIC双数据速率(DDR)SDRAM设计方法控制器位于DDR SDRAM和总线之间高手。控制器简化了SDRAM命令接口标准的系统的读/写接口,也优化的读/写周期的存取时间。双倍数据速率(DDR)SDRAM控制器使用Cadence RTL实现编译器。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • shift_registers
    Universal Shift Register
    2009-06-12 17:29:13下载
    积分:1
  • 使用Verilog HDL的全加器的设计
    一个全加器和,增加了二进制数和帐户进行的值以及。一一位全加器加三一位数字,通常写成 ;A,B,和 ; ;CIN; ;一 ;和 ;B  ;是操作数,和 ;CIN  ;是一位从以前的少重要阶段。[ 2 ]  ;全加器通常是在一个级联的加法器的一个组成部分,其中添加8、16、32,等位的二进制数。该电路产生一二位输出,输出端和通常由信号 ;cout  ;和 ;S,
    2022-12-29 08:15:03下载
    积分:1
  • FPGA测试程序SignalTap
    AD9235FPGA编程 可AD采集信号 信号频谱检测 检测任意波形输入(AD9235FPGA programming allows AD to collect signal and spectrum detection and detect arbitrary waveform input.)
    2020-11-24 20:39:34下载
    积分:1
  • 20190718
    说明:  uart implementation and documentation, this describes the basic steps in building your own uart module on verilog and programming them on an fpga device
    2020-06-21 21:40:01下载
    积分:1
  • liyuanlnx_IP_RAM
    FPGA——IP_RAM实验: 创建IPRAM核,单端口,10位地址线(256字节),8位数据线(每字节8byte),读写使能 input [9:0] address; input clock; input [7:0] data; input wren; //置1则写入 output [7:0] q; LNXmode:控制LEDC显示 1:mode1,从k1~k3输入data的低4位,ledb计时,从0~f,计时跳变沿读取k1~k3的值,存入RAM 8个数之后,从RAM输出数据,用leda显示,同样每秒变化一次(The experiment of FPGA-IP_RAM: Create IPRAM core, single port, 10 bit address line (256 bytes), 8 bit data line (8 byte per byte), read and write enablement)
    2020-06-22 04:20:02下载
    积分:1
  • yinpin_display0925
    实现音频的I2S通信,音频柱的显示,及其噪声的处理等功能(Realization of audio I2S communications, audio column display, and its noise processing, and other functions)
    2016-01-07 10:08:31下载
    积分:1
  • I2C verilog
    I2C verilog files. Define a simple interface of I2C.After testing to ensure the using.
    2022-01-31 11:40:44下载
    积分:1
  • pingpangqiu
    基于basys2的简单的乒乓球小游戏,通过ise13.4开发,使用语言VHDL,能够通过VGA在显示屏显示,能够实现双人对打,有计分功能。(Simple table tennis game, based on basys2 through ise13.4 development, using VHDL language, can through the VGA display shows, can achieve a double play, scoring function.)
    2014-07-04 01:42:00下载
    积分:1
  • 基于FPGA的DDS程序代码
    基于FPGA的DDS程序代码,实现的功能强大可以输正弦波,三角波,方波等波形,并且频率可以调节。实现对应的功能强大。(FPGA-based DDS program code can achieve powerful output sine wave, triangle wave, square wave waveform and frequency can be adjusted. Implement corresponding powerful.)
    2015-09-15 23:09:00下载
    积分:1
  • TechAss-2006
    un controller pi par le langage VHDL xilinx ise design 13.2
    2013-12-16 22:53:24下载
    积分:1
  • 696516资源总数
  • 106641会员总数
  • 4今日下载