-
ddr3_test
说明： 通过循环读写DDR3内存，了解其工作原理和DDR3控制器的写法，由于DDR3控制复杂，控制器的编写难度高，这里笔者介绍XILINX的MIG控制器情况下应用，是后续音频、视频等需要用到SDRAM实验的基础。(Through reading and writing DDR3 memory circularly, we can understand its working principle and the writing method of DDR3 controller. Because of the complexity of DDR3 control, it is difficult to write the controller. Here, the author introduces the application of Xilinx's MIG controller, which is the basis of SDRAM experiment for subsequent audio and video.)
- 2021-04-16 10:00:15下载
- 积分：1
-
电子时钟
基于DE2-115的数字时钟
1.液晶显示，数码管显示
2.整点报时
3.闹钟
4.设置时间
5.设置闹钟(Digital clock based on DE2-115
1. LCD display, digital tube display
2. whole point
3. alarm clock
4. setting time
5. set the alarm clock)
- 2021-03-06 23:39:29下载
- 积分：1
-
exercise
使用verilog硬件设计语言在FPGA板子上STOPWATCH 秒表设计。(Using verilog hardware design language STOPWATCH stopwatch design on FPGA board.)
- 2014-02-20 16:20:33下载
- 积分：1
-
16*16移位相加乘法器verilog代码
这是上传的运用移位相加的方法进行16*16的有符号数乘法运算verilog代码实现及测试程序，如果需要测试负数相乘，可以将测试程序中的乘数或被乘数的最高位改为“1”，对于有符号数来说，最高位为1即表示负数。有需要的童鞋可以自行下载哦~
- 2022-01-30 12:03:58下载
- 积分：1
-
multiply
由verilog编写的乘法器，通过两个文件的调用实现。由于子模块的调用使得程序简化了许多。(Prepared by the Verilog multiplier, through the realization of the two documents call. As the sub-modules to simplify the procedure call makes a lot.)
- 2008-12-30 20:51:33下载
- 积分：1
-
DDS
可以实现DDS 的正负线性扫频以及在线参数设置(DDS ad9914/ad9915 code)
- 2020-09-07 15:28:03下载
- 积分：1
-
verilog uart 115200
使用verilog编写的串口uart发送模块，发送速率为115200，输入时钟为50m，多年验证无任何错误
- 2022-02-09 17:35:29下载
- 积分：1
-
AMBA 3 协议
APB 是 AMBA 3 协议家庭的一部分。它提供一个低成本的界面，优化为最小的功率消耗和减少的界面的复杂程度。APB 接口到任何外围设备，低带宽并不需要高性能的流水线的总线接口。APB 了 unpipelined 协议。所有的信号转换只与有关的时钟，使 APB 外设容易融入任何设计流量的上升沿。每一次转让需要至少两个周期。APB can 接口的 AMBA 先进的高性能总线建兴 (AHB Lite） 和 AMBA 先进的可扩展接口 （希）。你可以使用它来提供对外围设备的可编程控制寄存器的访问。
- 2022-03-15 10:49:53下载
- 积分：1
-
ArhivaAdrian
Anticipated Adder for Xilinx
- 2011-11-15 06:57:02下载
- 积分：1
-
spi_test
基于fpga的spi通信测试 可与stm32进行spi通信测试(SPI communication test based on FPGA can test SPI communication with stm32)
- 2020-06-20 21:00:01下载
- 积分：1
