登录
首页 » Verilog » 平行 CRC verilog 代码生成器

平行 CRC verilog 代码生成器

于 2023-02-23 发布 文件大小:58.99 kB
0 127
下载积分: 2 下载次数: 1

代码说明:

平行 CRC verilog生成器已经被写在 c + + 生成一个并行CRC verilog 代码,对于给定的用户定义的数据宽度和 CRC 多项式。这是从 outputlogic.com。这直接执行算法应用于该网站。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • widgets
    CSS配合jquery制作完美漂亮的时钟,貌似在IE8下时钟不能获取时间啊!支持ie9、chrome、safari、firefox、opera (Chrome显示效果最佳,IE9下时钟无法工作)日历和骰子是原创,CSS3时钟并非原创但经过改良支持opera。数字日历的兼容性不错,圆形时钟就差点了,也希望一起交流,共同改进。(CSS with the jquery make perfect beautiful clock, seemingly in IE8 under the clock can not get the time ah! Support ie9, chrome, safari, firefox, opera (Chrome show the best results, the clock does not work under IE9) calendar and dice is original, CSS3 clock is not original but after improved support opera. Digital calendar compatibility is good, almost round the clock on, and also hope together, and work together to improve.)
    2014-10-31 09:25:37下载
    积分:1
  • NN-using-FPGA
    thesis about design and implementation neural network using FPGA
    2013-12-29 16:23:52下载
    积分:1
  • Altera Nios 开发项目
    Altera SOPC 开发套件,它用 verilog 语言开发。它是有用的 EDA 设计倾向。有三个完整的示例的 SDRAM,led 灯和内皮祖细胞。有逻辑的设计举例。
    2023-08-07 05:00:07下载
    积分:1
  • 人脸识别(3D)
    说明:  基于高清视频的3D人脸识别源代码,四万多行,经过FPGA实际验证,最近调试完毕。(The source code of 3D face recognition based on HD video, more than 40,000 lines, has been verified by the actual FPGA, and has been debugged recently.)
    2019-07-01 16:22:46下载
    积分:1
  • alpha011410
    Firmware setopbox Ali3329B
    2016-04-03 19:16:28下载
    积分:1
  • intelmirco
    INTEL 微处理器 第八版 答案 从第二章开始,奇数偶数的答案都有。(INTEL microprocessor eighth edition answer from the beginning of the second chapter, the answer has odd and even.)
    2021-01-19 02:38:43下载
    积分:1
  • emifa_ram
    FPGA与DSP的EMIF通信,EMIF的RAM这方面相应的程序(FPGA and DSP EMIF communication)
    2020-12-01 15:49:26下载
    积分:1
  • vga_demo2
    VGA controller : Genarate a VGA signal from your inout information as color info of each pixel
    2010-06-24 09:26:57下载
    积分:1
  • Tun2CNk2
    FPGA实现DSP的Verilog 示例(FPGA realization of DSP-Verilog Example)
    2008-05-05 17:08:19下载
    积分:1
  • 利用RC实现AD采集FPGA实现
    这个是以前做的毕业设计中的,利用RC的充放电来实现AD采集的程序,利用高精度的电阻和电容,接在FPGA的一个IO口,利用充放电算法,实现高精度低成本的AD采集。
    2023-02-23 21:20:04下载
    积分:1
  • 696518资源总数
  • 105949会员总数
  • 22今日下载