登录
首页 » Verilog » 平行 CRC verilog 代码生成器

平行 CRC verilog 代码生成器

于 2023-02-23 发布 文件大小:58.99 kB
0 128
下载积分: 2 下载次数: 1

代码说明:

平行 CRC verilog生成器已经被写在 c + + 生成一个并行CRC verilog 代码,对于给定的用户定义的数据宽度和 CRC 多项式。这是从 outputlogic.com。这直接执行算法应用于该网站。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • vga_ctl_640x480
    VGA 640x480 driver in verilog
    2010-08-16 02:48:43下载
    积分:1
  • huffman
    huffman transform in vhdl language
    2013-08-26 13:17:15下载
    积分:1
  • shiyan5
    应用布莱克曼窗实现FIR滤波器,并绘制相应波形图案(Application Blackman window FIR filter, and draw the corresponding waveform pattern)
    2014-01-09 11:50:49下载
    积分:1
  • LIP2242CORE_otp_rom
    Verilog OTP ROM source code
    2011-01-31 09:54:45下载
    积分:1
  • fifo
    高速FIFO,verilog设计。速度高达130Mhz(High-speed FIFO, verilog design. Speed up to 130MHz)
    2007-08-22 10:48:45下载
    积分:1
  • DDS_DAC_Output
    说明:  本工程使用A7系列FPGA产生DDS,用DAC0832进行正弦电压输出(In this project, A7 series FPGA is used to generate DDS, and DAC0832 is used for sinusoidal voltage output)
    2019-05-06 10:05:10下载
    积分:1
  • full adder
    说明:  vhdl code for full adder
    2020-06-30 22:46:55下载
    积分:1
  • iq_balance
    调整iq幅度不平衡的模块,可以解决载漏和边带问题。(Iq amplitude imbalance adjustment module can be resolved carrier and sideband leakage problems.)
    2021-04-23 17:48:47下载
    积分:1
  • CPU 多周期
    多周期CPU设计所有模块全部代码,ISE工具环境下,经验证成功实现
    2022-03-25 05:59:24下载
    积分:1
  • Quartus
    QuartusII多路选择器,数字电路环境,大三EDA技术实验(Quartus,chosen conductos in matheathics field)
    2012-10-30 16:26:11下载
    积分:1
  • 696518资源总数
  • 105949会员总数
  • 22今日下载