登录
首页 » Verilog » H264 IP 核心写的 Ve

H264 IP 核心写的 Ve

于 2023-02-23 发布 文件大小:981.98 kB
0 113
下载积分: 2 下载次数: 1

代码说明:

精心编写H.264/AVC 基线解码器 IP 核心。 可以在目录下找到用法说明: trunk/doc/nova_spec.doc 此外包含矢量文件。 Extremmely 容易理解。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • qiangdaqi
    本程序为四路抢答器verlog HDL语言工程实例。(This program is four Responder verlog HDL language engineering examples.)
    2013-10-30 14:48:21下载
    积分:1
  • quartus-mult
    mult,在quartusII中,以模块输入形式,仿真乘法器mult,得到时序图和功能图(a simulation example of mult)
    2012-10-17 14:22:11下载
    积分:1
  • ClockSync
    基于COMTEX-M3的IEEE1588,irigB对时的源程序,包括GPS对时程序,并将对时的结果写入FPGA中(Based COMTEX-M3 of IEEE1588, irigB on time source, including GPS for the program, and writes the results when the FPGA)
    2015-05-12 15:11:03下载
    积分:1
  • SDRAM控制器代码
    非常不错的SDRAM代码,重点学习状态的划分,如何优化控制,以及刷新操作。
    2022-07-12 20:55:56下载
    积分:1
  • 数字钟
    数字钟(Digital clock)
    2018-02-27 21:34:28下载
    积分:1
  • fifo
    说明:  用FPGA完成256*8的存储器的读写操作( complete reading and writing 256* 8 memory with FPGA )
    2010-04-24 17:07:06下载
    积分:1
  • pll
    说明:  fpga配置锁相环完整程序,使用quartus IP核,Verilog语言。(FPGA configuration PLL complete program, Verilog language.)
    2020-06-20 17:00:01下载
    积分:1
  • ADC-Parameter
    外部ADC采集数据,存为数组文件。通过程序读入,然后即可求出ADC的SNR、SINAD、THD、ENOB等。(External ADC data collection, stored as an array of documents. Read through the program, then the ADC SNR, SINAD, THD, ENOB can be calculated.)
    2021-03-15 21:39:22下载
    积分:1
  • ap01
    一個紅外線感測電路的設計,是經由opa來設計。(An infrared sensing circuit design, is designed by opa.)
    2011-10-19 14:22:24下载
    积分:1
  • 四通道DDS信号发生器
    四通道DDS信号发生器,很好用的代码,大家一起分享(Four-channel DDS signal generator)
    2021-03-08 14:49:28下载
    积分:1
  • 696518资源总数
  • 106208会员总数
  • 21今日下载