网站首页

自己写的Verilog实现状态机1101；用于Xilix的Basis2 开发板。

于 2022-12-12 发布文件大小:10.94 kB

 0  122

下载积分: 2 下载次数: 1

我要下载

代码说明：

本实列自己写的状态机1101序列检测，已经在modesim上面测试通过，使用两个always块，一个写组合逻辑电路，一个为时序逻辑电路。需要的可以看看

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

在quartus下搭建的数字锁相环
在quartus下搭建的数字锁相环，能实现频率自动跟踪。(The digital phase-locked loop built under quartus can realize automatic frequency tracking.)

2020-06-21 01:00:02下载

积分：1
基于 Fpga 的高速 8 位吠陀乘法器
本文介绍了 8 位Vedic乘法器提升传播执行延迟，当相比传统的乘数，像阵列乘法器、布劳恩乘数、改性的 booth 型乘法器和华莱士树型乘法器

2022-03-20 05:49:21下载

积分：1
count4
这是一个基于Quartus2 开发环境的4输入加法器( 4adder basic on Quartus2)

2013-08-04 09:45:07下载

积分：1
CLA Verilog代码
先行进位加法器（CLA）代码的Verilog〜它包括测试平台我希望这将有助于你

2022-02-03 21:42:16下载

积分：1
rs232
异步串行传输的verilog hdl 功能文件以及测试文件(The verilog hdl source and the testbench of asynchronous serial transmission )

2009-12-27 16:02:38下载

积分：1
基于fpga的自动售货机
用verilog状态机实现的自动售货机，是一次课程作业，参考了网上的例子进行了修改(Automatic vending machine implemented with Verilog state machine)

2018-06-25 22:18:06下载

积分：1
digital_clock
说明：数字钟通过verilog实现，并且支持Modelsim仿真，通过实验验证(The digital clock is implemented by Verilog and supports Modelsim simulation)

2020-06-18 05:00:02下载

积分：1
UART
说明： Task4 for learning verilog

2019-05-28 12:31:15下载

积分：1
hardware-description
工程实用观点，简单介绍集成电路的传统设计语言现状。(Practical engineering point of view, the traditional integrated circuit design brief language status.)

2010-09-19 11:13:38下载

积分：1
ppmencoder
一个八位的并行输入，串行输出的编码器；带有开头结尾帧。(It is an encode with eight palallel input and a serial output.)

2020-11-23 01:19:34下载

积分：1

696518资源总数
105949会员总数
22今日下载

自己写的Verilog实现状态机1101；用于Xilix的Basis2 开发板。

0 个回复

热门标签

热门下载