网站首页

Verilog HDL

于 2023-03-01 发布文件大小:3.31 kB

 0  118

下载积分: 2 下载次数: 1

我要下载

代码说明：

aaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaa

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

liyuanlnx_IP_PLL
FPGA锁相环实验：顶层文件加底层IP文件构成 top中例化ip核pll(Experiment of Phase-Locked Loop Based on FPGA)

2020-06-22 04:00:01下载

积分：1
iic总线基于Verilog的实现
基于Verilog HDL语言实现8位数据在iic总线上的读写

2022-06-17 23:19:05下载

积分：1
integer_chao_fpga
通过FPGA实现整数阶混沌系统，通过定点数的方式，全并行。(The realization of integer order chaotic systems through FPGA)

2021-02-20 22:49:43下载

积分：1
float_int
自己编写的，浮点数与整数之间的转换的Verilog HDL实现(Written by myself, it is converted into Verilog HDL integer floating point implementation)

2020-12-18 10:29:11下载

积分：1
视频解码之RGB转YUV模块(Verilog)
资源描述视频解码之RGB转YUV模块(Verilog) 视频解码之RGB转YUV模块(Verilog) 视频解码之RGB转YUV模块(Verilog) 视频解码之RGB转YUV模块(Verilog) 视频解码之RGB转YUV模块(Verilog)

2022-02-25 21:46:18下载

积分：1
PCI9052
用verilog语言编译的pci协议实现，而且有具体的电路图(Compiled with the verilog language pci protocol implementation, but also the specific circuit)

2010-01-06 19:17:39下载

积分：1
clock
EDA用maxplus2开发设计的简易数字钟，适合初学者，vhdL语言(EDA maxplus2 in development and design of simple digital clock, is suitable for beginners, vhdL language )

2011-10-03 20:50:23下载

积分：1
dividefrequency
如何用VHDL语言对时钟进行分频以达到计数目的(how to achive counting by VHDL Language)

2009-02-13 15:45:38下载

积分：1
EncoderUsingif
encoder using else if statement

2015-05-21 13:41:00下载

积分：1
Constant_PQ_Microgid_matlab
逆变器并网发电的主要是逆变器输出正弦波电流的控制技术，要求与电网同频同相的电流，此matlab模型中使用锁相环技术，恒功率控制，LCL滤波器技术使达到并网要求(Constant_PQ_Microgid )

2021-04-02 10:09:07下载

积分：1

696516资源总数
106442会员总数
11今日下载

Verilog HDL

0 个回复

热门标签

热门下载