-
Lab3_mux24a
4位2选1多路选择器的设计与实现。nexy3开发板。本实验中用Verilog语句来描述。(Xilinx ISE 12.3.nexy3.)
- 2014-03-30 09:31:54下载
- 积分:1
-
RS-422standardmodulev2
rs422标准通讯模块 异步收发 verilog语言编写(rs422 standard communication module asynchronous receiver verilog language)
- 2013-12-23 14:14:18下载
- 积分:1
-
基于IIC的EEPROM模型代码
说明: 基于IIC协议的EEPROM模型,可实现串行数据转并行数据,并行数据转串行数据,分为EEPROM模块,EEPROM_WR模块,signal模块,Top模块(The EEPROM model based on IIC protocol can convert serial data to parallel data and parallel data to serial data. It is divided into EEPROM module and EEPROM module_ WR module, signal module, top module)
- 2020-10-02 00:30:24下载
- 积分:1
-
Verilog-Generator-of-Neural-Networks
利用DE0nano开发板实现了对用的卷积神经网络(The CNN algorithm is implemented.based FPGA)
- 2018-11-22 15:26:05下载
- 积分:1
-
verilog-lfsr-master
说明: Fully parametrizable combinatorial parallel LFSR/CRC module. Implements an unrolled LFSR next state computation. Includes full MyHDL testbench.
- 2020-06-24 21:40:01下载
- 积分:1
-
SSI_read
说明: 使用Verilog 编程语言实现对11 bit 编码器SSI输出的读取(Use Verilog to read encoder,it's 11 bit and SSI output)
- 2020-12-28 21:09:01下载
- 积分:1
-
MVB通信架构和流程图
MVB架构流程图。MVB开发用,大连海天资料(MVB development, Dalian Haitian data)
- 2018-09-17 21:39:23下载
- 积分:1
-
SD_rtl
用verilog实现sd卡读写,亲测可用(Implementation of SD card read and write with Verilog)
- 2020-12-27 21:49:02下载
- 积分:1
-
8位简单的RISC-CPU的设计
精简指令集的整体设计 实现了简单的8位RISC CPU的基础功能,包括加,减,与,或,异或等操作,还可以对RAM进行读取或写入操作。另外,还有RISC_CPU的实验报告,里面包含了RISC-CPU的设计原理及仿真结果。
- 2022-02-21 02:35:37下载
- 积分:1
-
Veriolg HDL的D触发器
D触发器程序,适合初学者使用和学习,Verilog hdl语言的,使用Xillinx公司的芯片。
- 2022-10-29 12:45:03下载
- 积分:1