-
给予内部晶振对外部时间码校正模块
对于不同竞争可能出现的偏差，采用修改计数方式对多个设备时间码进行修正，时最后输出时间码时同步的，精度可以达到10的付8次方
- 2022-01-26 05:02:59下载
- 积分：1
-
verilog8
Learning Verilog Chinese Version Part 8
- 2012-06-15 06:04:00下载
- 积分：1
-
vhdl
code for fft non synthesisable in xilinx ise
- 2013-09-30 13:16:13下载
- 积分：1
-
marquee
Multisim11下8051跑马灯仿真。(The 8051 Marquee under Multisim11 simulation.)
- 2012-11-07 23:12:12下载
- 积分：1
-
code
其中两个项目自己做的：一个是雷达模拟跟踪，基于FPGA/CPLD的，里面包含了PCB和VHDL码，还有一个是SDIO的驱动程序（包括PCB原理图，SDIO协议方面的资料还有就是源码，这项目可用），还有一些嵌入式方面的资料，如TCP/IP协议栈的实现，FPGA的一些仿真实例(Two of the projects themselves to do: a tracking radar simulator is based on FPGA/CPLD)
- 2007-10-17 16:54:10下载
- 积分：1
-
CPU
十一和通过vivado实现多周期cpu，各种作业再里面包含了(Realizing multi period CPU)
- 2020-12-29 10:19:00下载
- 积分：1
-
基于FPGA的13位Barker码的实现
资源描述基于FPGA的13位Barker码的实现,用Verilog语言编写相关器，利用FPGA实现13位Barker码相关器，并对其用Modelsim仿真。
- 2022-05-08 17:15:54下载
- 积分：1
-
EDanDanAssistg
蛋蛋助手,可以动态配置生成代码格式,方便ORM或或程序员的生成工作 ，经测试
(Egg assistant, can be dynamically configured to generate code format, convenient ORM, or programmer generation work, tested)
- 2012-09-10 00:33:07下载
- 积分：1
-
modelsim_gaosi
说明： 用matlab将图片转成灰度图TXT，再通过verilog将数据导入FPGA中，采用高斯滤波算法来处理，再将处理后的图片数据导出到TXT中。(The image is transformed into gray-scale image TXT by MATLAB, and then the data is imported into FPGA by Verilog, processed by Gauss filter algorithm, and then the processed image data is exported to TXT.)
- 2020-05-28 16:20:09下载
- 积分：1
-
capture-using-SCCB-and-FPGA
利用SCCB和FPGA实现视频采集的论文，对相关开发人员具有很强的参考价值！
(FPGA implementation using the SCCB and video collection of the papers, the relevant developer has a strong reference value !
)
- 2013-09-29 15:37:52下载
- 积分：1
