登录
首页 » VHDL » 在QuartusII运用AHDL语言,首先设计出PN发生器来产生一个11位的数据流在整个周期内有效数据有 =2047位;再设计状态机用来检测串行数据流中的序列。...

在QuartusII运用AHDL语言,首先设计出PN发生器来产生一个11位的数据流在整个周期内有效数据有 =2047位;再设计状态机用来检测串行数据流中的序列。...

于 2023-03-11 发布 文件大小:376.91 kB
0 103
下载积分: 2 下载次数: 1

代码说明:

在QuartusII运用AHDL语言,首先设计出PN发生器来产生一个11位的数据流在整个周期内有效数据有 =2047位;再设计状态机用来检测串行数据流中的序列。运用两个个计数器分别对PN码计数以及序列出现的次数计数。改变PN码结构可以作为通用数列检测器-QuartusII use in AHDL language, the first PN generator designed to generate a data stream 11 throughout the cycle has an effective data = 2047 re-designing the state machine used to detect the serial data stream in sequence. The use of two counters were counting on the PN code, as well as counting the number of sequences occur. Changes in the structure of PN code series can be used as general-purpose detector

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • half_band
    半带滤波器verilog源代码,主要用于采样率变换系统中,采用乘法积累加器,很好的例子,供大家参考(Half band filter verilog code, mainly for the sampling rate conversion system, use the multiplication accumulation adder, a good example, for your reference)
    2020-12-23 10:59:07下载
    积分:1
  • (Avalon-ST)-interface_from_liu
    IP 核的接口(The Avalon® Streaming (Avalon-ST) interface)的使用说明,和程序(IP core interface (The Avalon Streaming (Avalon-ST) interface) instructions for use, and procedures)
    2012-09-16 13:41:57下载
    积分:1
  • mp3decoder
    verilog实现mp3解码程序,包括testbench(mp3 decoder verilog implementation procedures, including the testbench)
    2020-12-31 15:38:59下载
    积分:1
  • DDR SDRAM information, interested to see friends down under
    DDR SDRAM的资料,有兴趣的朋友可以下下来-DDR SDRAM information, interested to see friends down under
    2022-07-22 04:07:30下载
    积分:1
  • FPGA控制AD逐点采集信号,并将AD转换后的数据串行发送出去。
    FPGA控制AD逐点采集信号,并将AD转换后的数据串行发送出去。-FPGA to control the signal sampling point by point AD, AD conversion and serial data sent.
    2023-05-07 13:55:03下载
    积分:1
  • VHDL数字频率计(1)频率测量范围: 10 ~ 9999Hz 。 (2)输入电压幅度 >300mV 。 (3)输入信号波形:任意周期信号。...
    VHDL数字频率计(1)频率测量范围: 10 ~ 9999Hz 。 (2)输入电压幅度 >300mV 。 (3)输入信号波形:任意周期信号。 (4)显示位数: 4 位。 (5)电源: 220V 、 50Hz -vhdl
    2022-07-20 20:49:22下载
    积分:1
  • polar_SC译码
    该部分的主要功能是完成基于FPGA的polar码SC译码。(The main function of this part is to complete the FPGA-based polar code SC decoding.)
    2021-02-17 13:49:46下载
    积分:1
  • FPGA UART的发送等
    FPGA UART transmit and so on
    2022-01-24 13:54:39下载
    积分:1
  • BT656_RGB
    BT656转RGB的算法实现代码,使用VORILOG语言编写(BT656-->RGB, verilog)
    2021-02-24 09:39:39下载
    积分:1
  • uart
    uart 发送模块接收模块及tb,其中可以选择不同波特率进行收发,代码带有详细注释。(UART sending module and receiving module)
    2020-06-20 20:00:02下载
    积分:1
  • 696518资源总数
  • 106174会员总数
  • 31今日下载