网站首页

登录

在QuartusII运用ＡＨＤＬ语言，首先设计出PN发生器来产生一个11位的数据流在整个周期内有效数据有 =2047位；再设计状态机用来检测串行数据流中的序列。...

于 2023-03-11 发布文件大小:376.91 kB

 0  76

下载积分: 2 下载次数: 1

我要下载

代码说明：

在QuartusII运用ＡＨＤＬ语言，首先设计出PN发生器来产生一个11位的数据流在整个周期内有效数据有 =2047位；再设计状态机用来检测串行数据流中的序列。运用两个个计数器分别对PN码计数以及序列出现的次数计数。改变ＰＮ码结构可以作为通用数列检测器-QuartusII use in AHDL language, the first PN generator designed to generate a data stream 11 throughout the cycle has an effective data = 2047 re-designing the state machine used to detect the serial data stream in sequence. The use of two counters were counting on the PN code, as well as counting the number of sequences occur. Changes in the structure of PN code series can be used as general-purpose detector

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

pipeline_FPGA
FPGA流水线设计的资料，可以作为学习FPGA开发并行操作的一个经典教材，具有很好的指导作用。(FPGA pipeline design information can be developed as a learning FPGA parallel operation of a classic textbook, has a good guide.)

2011-07-02 12:00:57下载

积分：1
SimpleSpi
master spi的源代码（verilog），包括文档，测试程序(master spi the source code (verilog), including documentation, testing procedures)

2007-01-29 21:03:51下载

积分：1
实用的程序代码，希望对大家有用，已经调试通过
实用的程序代码，希望对大家有用，已经调试通过-Practical program code, in the hope that useful to everybody, has debugging through

2022-03-23 06:26:50下载

积分：1
a simple survey of 110 three detectors, and a logical map vhdl description, incl...
一个简单的探测110三位的探测器，用逻辑图和vhdl描述，包括实验报告和测试图。-a simple survey of 110 three detectors, and a logical map vhdl description, including reports and experimental test plan.

2023-02-09 13:20:04下载

积分：1
csbar(3) : X"E0000" to X"E01FF"
-- M68008 Address Decoder -- Address decoder for the m68008 -- asbar must be 0 to enable any output -- csbar(0) : X"00000" to X"01FFF" -- csbar(1) : X"40000" to X"43FFF" -- csbar(2) : X"08000" to X"0AFFF" -- csbar(3) : X"E0000" to X"E01FF" -- download from www.pld.com.cn & www.fpga.com.cn --- M68008 Address Decoder-- Address decod er for the m68008-- 0 asbar must be to enable any o utput-- csbar (0) : X "00000" to X "01FFF"-- csbar (1) : X "40000" to X "43FFF"-- csbar (2) : X "08000" to X "0AFFF"-- csbar (3) : X "E0000" to X "E01FF"-- download from www.pld. com.cn

2022-02-26 21:53:57下载

积分：1
基于FPGA的钢琴演奏设计
本程序应用VHDL硬件描述语言，以QuartusⅡ8.0为开发工具设计了一个具有自动演奏乐曲功能的系统，演奏乐曲为《梁祝》，具有单曲播放器功能。本程序简单易懂，可作为FPGA入门学习之用。

2022-07-26 23:59:39下载

积分：1
verilog
VERILOG设计实例，非常详细的例子，有交通灯，频率计，数字跑表等等例子(Verilog design example, a very detailed examples have traffic lights, frequency meter, digital stopwatch, etc. Examples of)

2008-05-28 22:12:57下载

积分：1
I2C
说明：一种能简单的实现I2C通讯的代码，对于主机和从机之间的通讯讲解的很清楚。(A Code for I2C Communication)

2020-06-18 23:20:02下载

积分：1
VHDL 0~
程序用VHDL实现：利用一秒定时测量频率并且显示，范围0~-VHDL 0~

2022-05-15 03:55:50下载

积分：1
8251的完整的功能的实现,可以进行编译,综合.
8251的完整的功能的实现,可以进行编译,综合.-8251 complete function of the realization can be compiled and integrated.

2022-02-25 05:27:00下载

积分：1

696518资源总数
105549会员总数
12今日下载