登录
首页 » VHDL » 在QuartusII运用AHDL语言,首先设计出PN发生器来产生一个11位的数据流在整个周期内有效数据有 =2047位;再设计状态机用来检测串行数据流中的序列。...

在QuartusII运用AHDL语言,首先设计出PN发生器来产生一个11位的数据流在整个周期内有效数据有 =2047位;再设计状态机用来检测串行数据流中的序列。...

于 2023-03-11 发布 文件大小:376.91 kB
0 114
下载积分: 2 下载次数: 1

代码说明:

在QuartusII运用AHDL语言,首先设计出PN发生器来产生一个11位的数据流在整个周期内有效数据有 =2047位;再设计状态机用来检测串行数据流中的序列。运用两个个计数器分别对PN码计数以及序列出现的次数计数。改变PN码结构可以作为通用数列检测器-QuartusII use in AHDL language, the first PN generator designed to generate a data stream 11 throughout the cycle has an effective data = 2047 re-designing the state machine used to detect the serial data stream in sequence. The use of two counters were counting on the PN code, as well as counting the number of sequences occur. Changes in the structure of PN code series can be used as general-purpose detector

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • altera 公司的15IP源码 亲自测试还不错 有DIV, CONTER
    altera 公司的15IP源码 亲自测试还不错 有DIV, CONTER-ALTERA the 15IP source personally tests are also good DIV, CONTER
    2022-03-13 02:56:46下载
    积分:1
  • Verilog-SRAM
    用verilog hdl语言编写的fpga与片外sram 的读写控制(With the verilog hdl language fpga sram chip with read and write control)
    2020-12-09 15:39:18下载
    积分:1
  • 本文介绍了使用verilog语言进行硬件设计的一些基本技巧
    本文介绍了使用verilog语言进行硬件设计的一些基本技巧-This paper describes the use of Verilog hardware design language, the basic skills
    2022-04-08 11:38:23下载
    积分:1
  • 123456789
    给出了SVPWM算法的详细FPGA实现方法!(A detailed FPGA SVPWM algorithm to achieve the method!)
    2017-04-05 13:50:53下载
    积分:1
  • sp6ex5
    说明:  xilinx SP6系列的3-8译码器实现(Implementation of Xilinx SP6 Series 3-8 Decoder)
    2020-06-22 21:40:01下载
    积分:1
  • 本程序是用VHDL语言实现电子密码锁功能,整个系统分为三大模块,一为控制模块,二为键盘显示模块,三为处理模块...
    本程序是用VHDL语言实现电子密码锁功能,整个系统分为三大模块,一为控制模块,二为键盘显示模块,三为处理模块-This procedure is a VHDL language electronic code lock function, the entire system is divided into three modules, one for the control module, two for the keyboard display module, three modules for the treatment
    2022-05-08 19:29:46下载
    积分:1
  • memristor
    忆阻器的SPICE建模模型说明及仿真结果说明(Memristor SPICE modeling and simulation results show that the model describes)
    2020-11-29 17:09:31下载
    积分:1
  • SDRAM控制器设计代码
    SDRAM控制器设计代码,我们写的SDRAM控制器是肯定包括初始化、读操作、写操作及自动刷新这些操作的,既然这样,我们就可以给每一个操作写上一个模块独立开来,这样也便于我们每个模块的调试,显然这种思路是正确的。那怎么让我们的各个模块工作起来呢,虽然都是独立的模块,但很显然这几个模块之间又是相互关联的。就拿上面刚才说的那个情况来讲,如果SDRAM需要刷新了,而SDRAM却正在执行写操作,那我们刷新模块与写模块之间怎么进行控制呢?这个问题解决了,读模块与刷新模块之间的这个问题也可以很轻松的解决。
    2022-03-21 02:39:52下载
    积分:1
  • pinlvji
    频率计 测量范围1-100MHz 测量阈值0.1s 计数部分为FPGA/CPLD 语言VHDL 显示部分为51 单片机加八位数码管 语言C(Frequency meter Measuring range 1-100 MHZ Measure threshold is 0.1 s Count part of FPGA/CPLD Language VHDL Display part of 51 MCU with eight digital tube Language C)
    2020-10-30 20:39:55下载
    积分:1
  • spi_2
    说明:  DAC3283 寄存器初始化,SPI驱动(Dac3283 register initialization, SPI drive)
    2020-03-14 09:56:50下载
    积分:1
  • 696516资源总数
  • 106571会员总数
  • 2今日下载