网站首页

流水线设计是高速电路设计中的一个常用设计手段。如果某个设计的处理流程分为若干步骤，而且整个数据处理是“单流向”的，即没有反馈或者迭代运算，前一个步骤的输出是下一...

于 2022-01-26 发布文件大小:725.00 B

 0  110

下载积分: 2 下载次数: 1

我要下载

代码说明：

流水线设计是高速电路设计中的一个常用设计手段。如果某个设计的处理流程分为若干步骤，而且整个数据处理是“单流向”的，即没有反馈或者迭代运算，前一个步骤的输出是下一个步骤的输入，则可以考虑采用流水线设计方法来提高系统的工作频率。-see up

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

FPGA-powe-analysis-tool-EPE
FPGA功耗分析工具EPE用于分析FPGA系统的功耗(FPGA power analysis tools EPE is used to analyze the power consumption of the FPGA system)

2012-11-19 17:08:00下载

积分：1
LMP
利用LMP的20bit counter,比自带的cout进位要快的多。已经同错综合和时序仿真。-LMP

2022-01-25 18:35:46下载

积分：1
sanjose_hdlcon
FFT implementation using C program

2014-02-11 21:01:40下载

积分：1
基于FPGA的17阶FIR滤波器VHDL代码及说明文档
基于FPGA的17阶FIR滤波器VHDL代码及说明文档-fpga fir

2023-03-06 09:25:04下载

积分：1
fir滤波器，Verilog语言写的，容易看懂
fir滤波器，Verilog语言写的，容易看懂-fir filter, Verilog language written in easy to understand

2023-03-26 01:30:04下载

积分：1
verilog HDL verilog HDL verilog HDL
verilog HDL verilog HDL verilog HDL -verilog HDL

2022-02-09 14:27:35下载

积分：1
matrix-keyboard-
矩阵键盘控制的FPGA，verilog语言实现，包括rtl，ucf,以及testbench的详尽代码(Exhaustive code matrix keyboard control FPGA, Verilog language, including the rtl, ucf, and testbench)

2021-01-16 22:18:50下载

积分：1
full adder in vhdl of 4 bits
full adder in vhdl of 4 bits

2022-02-01 04:44:39下载

积分：1
VHDL、Verilog HDL语言，是华为公司的技术指导书，希望对你有所帮助...
VHDL、Verilog HDL语言，是华为公司的技术指导书，希望对你有所帮助-VHDL、Verilog HDL

2022-01-28 23:23:37下载

积分：1
四人抢答器，已通过编译，仿真，包括抢答识别、计分、计时、数字显示等功能。...
四人抢答器，已通过编译，仿真，包括抢答识别、计分、计时、数字显示等功能。-Four Responder, has passed the compilation, simulation, including the answer in his identification, scoring, timing and digital display.

2023-08-16 08:05:03下载

积分：1

696518资源总数
106161会员总数
5今日下载

流水线设计是高速电路设计中的一个常用设计手段。如果某个设计的处理流程分为若干步骤，而且整个数据处理是“单流向”的，即没有反馈或者迭代运算，前一个步骤的输出是下一...

0 个回复

热门标签

热门下载