登录
首页 » Verilog » firstinfirstout block

firstinfirstout block

于 2023-03-15 发布 文件大小:9.88 kB
0 49
下载积分: 2 下载次数: 1

代码说明:

 ;

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • gtx
    ip core of the transceiver gtx
    2019-04-02 00:10:03下载
    积分:1
  • modified_booth_multiplier
    quartus ii项目文件包,功能是改进的booth乘法器,节省时钟,已完成仿真。(This zip file contains a quartus ii project, which can fufill multiple function. It is done by using a modified booth multiplier.)
    2018-01-11 18:35:04下载
    积分:1
  • aynchronous fifo 项目
    先入先出 (FIFO) 内存结构广泛用于缓冲处理块之间的数据传输。高性能、 高复杂度数字系统越来越多地被要求不同的模块之间传输数据,甚至不相关的时钟频率。双时钟 FIFO 是一个更复杂的函数,可提供高速数据缓冲对于异步时钟域应用程序。建议的设计利用了一种有效的内存数组结构,并可以运行在应用程序中存在多个时钟周期的延迟时间的地方。它还包括一个可配置的同步电路,同步异步信号 FIFO 内。
    2022-04-30 19:05:35下载
    积分:1
  • 本代码实现apb总线传输
    本代码可实现apb总线的配置、传输等功能。代码已经经过仿真、验证,代码注释全面,简单易懂。本代码可实现apb总线的配置、传输等功能。代码已经经过仿真、验证,代码注释全面,简单易懂。本代码可实现apb总线的配置、传输等功能。代码已经经过仿真、验证,代码注释全面,简单易懂。
    2022-05-05 19:48:12下载
    积分:1
  • moore-FSM
    该程序描述并且模拟和实现了了一个摩尔有限状态机的功能和作用(The program describes the simulation and the function and role of a mole finite state machine)
    2013-05-10 10:27:09下载
    积分:1
  • 基于 Fpga 的高速 8 位吠陀乘法器
    本文介绍了 8 位Vedic乘法器提升传播执行延迟,当相比传统的乘数,像阵列乘法器、 布劳恩乘数、 改性的 booth  型乘法器和华莱士树型乘法器
    2022-03-20 05:49:21下载
    积分:1
  • SDRAM
    说明:  SDRAM的驱动程序,主要是对SDRAM各类状态进行驱动,有刷新模块、读、写模块等。(The driver of SDRAM mainly drives various states of SDRAM, including refresh module, read and write module.)
    2020-06-23 01:40:02下载
    积分:1
  • performance-of-pcie
    本白皮书探讨了在PCI Express的因素 技术可能会影响性能。它还 提供指导如何估算 的系统性能。(This white paper explores the factors in PCI Express technology may affect performance. It also provides guidance on how to estimate the system performance.)
    2013-10-29 10:52:43下载
    积分:1
  • FM
    说明:  使用Verilog HDL ,FM调制信号。(Using Verilog, HDL, and FM modulation signals.)
    2017-10-09 22:35:11下载
    积分:1
  • Enc8b10b
    说明:  serdes中的8B/10B编码 verilog实现(Implementation of 8B / 10B coding Verilog)
    2020-09-13 01:37:58下载
    积分:1
  • 696524资源总数
  • 103945会员总数
  • 46今日下载