登录
首页 » Verilog » 仲裁者Verilog

仲裁者Verilog

于 2023-03-20 发布 文件大小:3.39 kB
0 121
下载积分: 2 下载次数: 1

代码说明:

这是编码在 Verilog 用于由 4 个不同端口循环赛样式选择仲裁。理解的状态机的概念,最后我已经编写了代码和台架测试,验证之后它彻底, 请看下面的代码, 注意;-它是有一个轮循仲裁设计一样 我们的任务和功能的一部分是,它不得不等待下一个请求按递增的顺序,直到它给格兰特为该请求。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • cic_compensating
    CIC 补偿滤波器。采用两种方法来设计,一个是frequency sampling method。另一个是Equal Rippler Design Method。这是一个非常有用的matlab代码。(CIC compensation filter. Two ways to design a frequency sampling method. The other is an Equal Rippler Design Method. This is a very useful matlab code.)
    2012-10-17 14:22:08下载
    积分:1
  • SDI_test
    stratixIVGX,芯片4sgx230es,SDI测试完整工程,实现SDI的收发(stratixIVGX,SDI Receive and Transmit)
    2011-12-12 14:57:53下载
    积分:1
  • uart_tr(3)
    uart_tr 异步串口通信主机 使用verilog HDL语言编写(uart_tr the host of the uart )
    2015-06-08 21:02:17下载
    积分:1
  • jt2
    基于FPGA的交通灯代码,VHDL语言书写。适合新手学习vhdl语言时使用(FPGA-based traffic light code, VHDL language writing. Suitable for novice learning vhdl language used when)
    2013-10-26 13:30:26下载
    积分:1
  • vga
    利用FPGA控制VGA显示器显示字符汉字的程序,里面有注释。(VGA display with FPGA control procedures Kanji characters, there are comments.)
    2013-11-25 11:59:13下载
    积分:1
  • clock-generation
    长帧同步时钟的产生, 源码程序,实验好用(Long frame synchronization clock generation, source program, easy to use experimental)
    2012-10-21 09:52:08下载
    积分:1
  • fht_latest.tar
    FAST HADAMARD TRANSFORM VERILOG FOR IMAGE PROCESSING
    2013-08-19 13:47:40下载
    积分:1
  • verilog DDSAD854
    基于FPGA控制的AD9854DDS任意信号发生,实现了宽带线性调频信号等多种调制信号已经单频信号
    2023-05-10 14:10:04下载
    积分:1
  • Reed-Solomon-RS-ENCODE-DECODE
    支持GF(2^n)域的rs编解码,可直接修改参数实现不同方式的RS编码和解码(This program is an encoder/decoder for Reed-Solomon codes.)
    2020-12-31 09:48:58下载
    积分:1
  • quanjiaqi
    4 级流水方式的8 位全加器。。。。。。(Way flow of 4 full adder 8. . . . . .)
    2009-04-29 15:48:35下载
    积分:1
  • 696518资源总数
  • 105949会员总数
  • 22今日下载