登录
首页 » Verilog » 汉/解码器

汉/解码器

于 2023-03-26 发布 文件大小:1.99 kB
0 123
下载积分: 2 下载次数: 2

代码说明:

应用背景执行汉明编码和解码的32bit数据。关键技术Verilog代码的执行,汉明码在单时钟周期的32位数据编码。 ;Verilog代码进行汉明编码解码和单时钟周期的32位数据纠错。 ;试验台包括验证码。 ;在artix-7 100t现场可编程门阵列测试。简化的界面。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • AES128
    AES128 encription vhdl code
    2014-03-05 00:48:13下载
    积分:1
  • 6T SRAM的源代码
    应用背景6T SRAM是基于晶体管模块设计。关键技术这个6T SRAM技术是旧版本,新版本已经更新。
    2022-01-25 17:09:33下载
    积分:1
  • fpga_pc_software
    计算机组成原理课程实验使用软件,Thinpad教学机教学实验软件 实现mips代码到机器代码之间的转换 实现本机和FPGA板的通信,将机器代码送入 可在本机编写代码送入fpga板的sram中,fpga板的cpu会运行(Computer architecture course experiment using software, Thinpad teaching machine teaching experiment software mips code into machine code conversion for communication between the machine and the FPGA board can be fed into the machine code written in native code into the fpga board sram in, fpga board cpu runs)
    2014-06-15 18:10:11下载
    积分:1
  • 一种新型设计的可逆 2:4 译码器
    可逆的逻辑已收到
    2023-03-10 23:00:04下载
    积分:1
  • binary_adder_subtractor
    binary adder / subtracter in vhdl
    2012-12-10 14:54:57下载
    积分:1
  • Booth算法的Verilog
    模块
    2022-05-09 04:12:07下载
    积分:1
  • Actel8051Core
    Actel 8051 Verilog core
    2020-06-27 03:00:02下载
    积分:1
  • DDR SDRAM控制器verilog代码及中文说明文档
    本应用指南描述了在 Virtex™-4 XC4VLX25 FF668 -10C 器件中实现的 DDR SDRAM 控制器。该实现运用了直接时钟控制技术来实现数据采集,并采用自动校准电路来调整数据线上的延迟。DDR SDRAM 器件是低成本、高密度的存储资源,在很多存储器供应商处均可获得。本设计使用 SDRAM 器件和 DIMM 开发而成。
    2023-01-24 23:25:04下载
    积分:1
  • Verilog--Fourth-Edition
    FPGA开发必备工具书,适合初学者。语法、范例讲的都很详细,是一部不错的工具书。(Verilog hardware description language Fourth Edition)
    2015-09-30 12:34:50下载
    积分:1
  • RS_Encode_Decode
    RS(255,223)编解码算法。verilogHDL代码实现,在XILINX的芯片上得到验证。不包含任何IP核,方便移植到任何FPGA芯片。(RS (255223) encoding and decoding algorithm. VerilogHDL code to achieve, in the XILINX chip to be verified. Does not contain any IP core, easy to transplant to any FPGA chip.)
    2016-01-21 12:07:34下载
    积分:1
  • 696518资源总数
  • 105908会员总数
  • 30今日下载