登录
首页 » Verilog » 汉/解码器

汉/解码器

于 2023-03-26 发布 文件大小:1.99 kB
0 131
下载积分: 2 下载次数: 2

代码说明:

应用背景执行汉明编码和解码的32bit数据。关键技术Verilog代码的执行,汉明码在单时钟周期的32位数据编码。 ;Verilog代码进行汉明编码解码和单时钟周期的32位数据纠错。 ;试验台包括验证码。 ;在artix-7 100t现场可编程门阵列测试。简化的界面。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • juanjima
    231卷积码的verilog实现,前面是详细的文档说明,有源程序,绝对原创!!!!(Verilog achieve 231 convolutional code, preceded by a detailed description of the document, the source, the absolute originality! ! ! !)
    2013-01-18 10:35:31下载
    积分:1
  • grlib-gpl-1.1.0-b4108
    gaisler公司在2011年发布的的leon3的源代码!(source code of leon3 )
    2012-05-12 00:12:20下载
    积分:1
  • PCI_arbi
    PCI arbi verilog source code
    2009-03-29 18:04:41下载
    积分:1
  • gpmc_fpga
    实现arm与fpga之间通过gpmc总线通信(the device of fpga)
    2015-10-27 16:44:25下载
    积分:1
  • SD_Controller_Verilog
    说明:  该程序包是SD卡/MMC卡控制器SDC的verilog语言包,它包括以下4部分:RTL源代码,测试平台,软件仿真文件,说明文件。(This source package is the SD card and MMC card controler model based on the Verilog language. It has the following 4 parts: RTL language, testbench, software simulating files and help document.)
    2021-04-05 17:39:03下载
    积分:1
  • mult_16
    用verilog实现对三个16位数进行相加乘法器(Three 16-digit sum of the multiplier Verilog)
    2021-01-03 10:28:55下载
    积分:1
  • 前导零CPU
    在多周期CPU的基础上设计一个前导0检测程序。(A preamble 0 detection program is designed on the basis of multi period CPU.)
    2017-10-11 21:26:01下载
    积分:1
  • tanchishe-QuartusII
    VGA显示FPGA实现的VHDL语言的贪吃蛇游戏设计 本设计分为6个模块主要是扫描模块 VGA现实和控制模块 游戏设计的模块 电源模块等 用QUARTUS2仿真运行(VGA display FPGA VHDL language to realize the Snake game design The design is divided into six modules mainly scanning module VGA module power module and control module reality game design, etc. Simulation run with QUARTUS2)
    2020-11-06 10:09:50下载
    积分:1
  • LED流水灯例程
    本章将介绍从新建一个项目, 以及到最后下载到FPGA的全过程,让初次接触FPGA的朋友,如何使用FPGA进行一个简易项目的开发,有个直面的感性认识,只有通过学习本章的内容,您才算是FPGA开发入门了。在投简历的时候才可以夸张的说熟练掌握FPGA的开发啦(^_^)。 在例程中,我们要做的是流水灯实验,顾名思义就是要LED像流水一样的点亮,这样说吧,就是先单独点亮第一个,然后点亮第二个,然后……。不解释这么多了, 大家还是看实验结果吧!
    2022-10-23 21:45:03下载
    积分:1
  • bist verilog
    说明:  design and implementation of bist using verilog
    2019-12-04 12:10:29下载
    积分:1
  • 696518资源总数
  • 106182会员总数
  • 24今日下载