-
bits FIFO with synchronizer. Pass the sy nthesis using Synopsys tools
32bits FIFO with synchronizer. pass the synthesis using Synopsys tools-bits FIFO with synchronizer. Pass the sy nthesis using Synopsys tools
- 2023-01-08 07:50:03下载
- 积分:1
-
calibration
CS5460校准程序,控制器为C8051F310,SPI通信协议,可以作为电表芯片示例(CS5460 calibration procedure, the controller for the C8051F310, SPI communication protocol, as the meter chip sample)
- 2011-08-05 00:42:09下载
- 积分:1
-
这个源代码可以把DE2的板子作为一个USB设备使用,以便用PC软件去控制DE2...
这个源代码可以把DE2的板子作为一个USB设备使用,以便用PC软件去控制DE2-the source code can Dictyophora the board as a USB device use, to use PC software to control DE2
- 2023-05-01 13:20:04下载
- 积分:1
-
KEY SCAN VHDL
自己写的键盘的扫描4乘4的键盘VHDL 很好用的-KEY SCAN VHDL
- 2022-07-16 19:10:38下载
- 积分:1
-
杉木过滤器
应用背景与转置结构的FIR滤波器的设计基于延迟元件作为D触发器单元。加法器乘法器和延迟元件设计中扮演着重要的角色。它完全建成4抽头的FIR滤波器的设计与常规设计。在 ;信号处理,一个 ;有限脉冲响应(FIR) ;过滤器是一种过滤器 ; ;脉冲响应的 ; ;(或响应任何有限长度的输入)是有限 ; ;时间,因为它解决了在有限的时间内为零。这是在对比 ;无限脉冲响应(IIR)滤波器 ;,其中可能有内部反馈和可能继续无限期地回应(通常衰减)。关键技术它将实现在Xilinx ISE Design Suite 14版合成。 ;
- 2022-02-20 21:36:19下载
- 积分:1
-
tdc
线性伸展TDC的verilog,包含门级网表(TDC linear stretch of verilog, includes gate-level netlist)
- 2021-01-04 18:58:55下载
- 积分:1
-
基于VHDL的I2C程序0005,很不错的论文及程序,,大家快下啊
基于VHDL的I2C程序0005,很不错的论文及程序,,大家快下啊-based on the I2C procedures VHDL 0005, a very good paper and procedures, we quickly under ah
- 2022-03-18 17:11:42下载
- 积分:1
-
MAX48_cn
MAX481、MAX483、MAX485、MAX487-MAX491以及
MAX1487是用于RS-485与RS-422通信的低功耗收发器,
每个器件中都具有一个驱动器和一个接收器(The MAX481, MAX483, MAX485 The MAX487-MAX491, and MAX1487 low-power transceivers for RS-485 and RS-422 communication, each device has a drive and a receiver)
- 2012-07-10 21:28:46下载
- 积分:1
-
verilog
数字信号除了的FPGA实现的Verilog源代码,之前发过一份是VHDL,各有所需吧,需要的看看吧(Digital signal in addition to the realization of the FPGA Verilog source code, send before a is VHDL, each have need it, need to look at it
)
- 2012-02-25 15:06:35下载
- 积分:1
-
DDR2 SDRAM 控制器的FPGA实现
DDR2 SDRAM 控制器的FPGA实现-DDR2 SDRAM controller FPGA to achieve
- 2022-03-22 23:48:44下载
- 积分:1