-
实现了三种乘法器，可以进行性能比较，比较有较之
实现了三种乘法器，可以进行性能比较，比较有较之-multi
- 2022-08-06 11:47:17下载
- 积分：1
-
ATSC发送端部分，ATSC标准特有的TCM编码，共6个文件，包含tb文件，已通过仿真，没有问题，verilog代码...
ATSC发送端部分，ATSC标准特有的TCM编码，共6个文件，包含tb文件，已通过仿真，没有问题，verilog代码-ATSC transmitter, the ATSC standard TCM unique coding, a total of six documents, tb-contained documents, had passed through simulation, no problem, verilog code
- 2022-03-11 13:26:28下载
- 积分：1
-
VHDL源文件
遥控器编码电路的设计，包含有遥控器编码电路设计的VHDL源文件，源代码。通过这一段程序设计，实现在FPGA开发板上进行无线遥控操作，这一实现具有很高的现实意义，很强的应用价值。
- 2022-07-11 04:20:28下载
- 积分：1
-
全加器的VHDL程序实现及仿真
全加器的VHDL程序实现及仿真-full adder VHDL simulation program and
- 2022-02-03 16:51:49下载
- 积分：1
-
人脸识别（3D）
基于高清视频的3D人脸识别源代码，四万多行，经过FPGA实际验证，最近调试完毕。(The source code of 3D face recognition based on HD video, more than 40,000 lines, has been verified by the actual FPGA, and has been debugged recently.)
- 2019-07-01 16:22:46下载
- 积分：1
-
VHDL实例这是我下载到的最好的VHDL实例，看完这些实例，可以使你有一个长足的进展...
VHDL实例这是我下载到的最好的VHDL实例，看完这些实例，可以使你有一个长足的进展-VHDL example
- 2022-08-10 14:33:29下载
- 积分：1
-
these files are written in verilog but i am uploading in text format
these files are written in verilog but i am uploading in text format
- 2022-08-19 04:15:42下载
- 积分：1
-
Based on VHDL+ FPGA design of the DDS signal gennerator has been through debug mode
一个用VHDL设计的DDS信号发生器，包括两个pics的仿真结果。
- 2022-09-21 09:15:03下载
- 积分：1
-
在SOPC Builder的UART IP核接口
UART RS232 IPCORE for sopc builder
-RS232 UART IPCORE for sopc builder
- 2022-03-04 13:15:40下载
- 积分：1
-
Snacke
基于NiosII系统的可以在DE2-115板子上运行的吞食蛇游戏！（可以使用RS2键盘进行控制）(DE2-115 board NiosII system swallowed snake game! , (RS2 keyboard control))
- 2013-01-01 10:12:03下载
- 积分：1
