-
stap_steering
这个verilong代码实现的功能是radar processing的功能。(This verilong code function is radar processing functions.)
- 2015-07-21 00:59:39下载
- 积分:1
-
crc冗余编码
提供了比较详细的crc编解码,有8、16、24、32可以选择,可以进行重复编码,重复触发,对学习crc有很大帮助,采用了LFSR模式编写
- 2022-04-16 20:45:20下载
- 积分:1
-
FPGA秒表
基于 Xilinx Spartan 6 的、在七段译码管上显示、用按键控制计时开始、结束、逐秒累加功能的verilog代码,同时它是此开发板的一个demo工程,也是中山大学移动信息工程课程作业项目之一。希望对有需要参考的孩子有所帮助
- 2023-01-19 10:25:04下载
- 积分:1
-
vhdl
vhdl状态机设计,文件简单详细易懂,可以使用在交通灯,文件配置等系统上。(vhdl state machine design, simple, detailed and easy to understand, you can use the traffic light system file configuration file.)
- 2012-09-04 15:21:53下载
- 积分:1
-
CME3000FPGADevelopment-
针对京微雅阁的CME300 FPGA教程,里面有几个例程,并附有源代码,初学者可尽快入门。(For Beijing micro Accord CME300 FPGA tutorial, there are a few routines, with source code, beginners can start as soon as possible.)
- 2013-08-19 18:01:21下载
- 积分:1
-
RS_5_3_CODEC
完成RS(5,3)编码程序,运用Verilog语言。(Complete the RS (5,3) coding process, the use of Verilog language.)
- 2010-05-25 21:21:34下载
- 积分:1
-
FPGA按键延时模块 debounce
说明: FPGA按键延时模块,产生key_value和key_flag
可直接例化调用(The key delay module of FPGA)
- 2020-06-22 04:20:02下载
- 积分:1
-
clock
EDA用maxplus2开发设计的简易数字钟,适合初学者,vhdL语言(EDA maxplus2 in development and design of simple digital clock, is suitable for beginners, vhdL language
)
- 2011-10-03 20:50:23下载
- 积分:1
-
OFDM_Verilog实现
使用Verilog语法编写OFDM系统,可借鉴学习,包括发射和接收两部分,发射部分有时钟,映射,交织,加CP、长短训练符号等模块,接收部分有频偏估计,解交织,解映射,维特比译码等模块
- 2023-06-03 16:50:04下载
- 积分:1
-
multifre
说明: 资料的内容是实现旋转机械同步整周期采样的数据采集系统相关文献资料,包括鉴相信号如何倍频,机械振动信号相位如何检测等的实现方法。(Information content is for rotating mechanical synchronization synchronous sampling data acquisition system-related documents, including the Kam-believe number to harmonic mechanical vibration signal phase to detection of realization.)
- 2010-04-26 15:56:20下载
- 积分:1