网站首页

SDRAM驱动程序

于 2023-04-07 发布文件大小:3.43 MB

 0  125

下载积分: 2 下载次数: 1

我要下载

代码说明：

这是网上找到的一篇关于SDRAM 驱动的程序，注解非常详细，并且很有条理。但因为很久的程序了，所以忘记了出处，印象中是特权同学的。

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

McBSP
CPLD对mcbsp的收发操作，占用资源很少(CPLD to mcbsp transceiver operation, small footprint)

2011-09-14 16:19:51下载

积分：1
数字时钟Verilog
数字时钟的Verilog程序，用quartus打开就能使用，可以用做课程设计、电子设计等使用

2022-08-10 05:05:06下载

积分：1
lpddr2
LPDDR2 SDRAM memories compliant to JEDEC JESD209-2.

2015-05-11 20:57:21下载

积分：1
220model
quartus 的220model 与 altera mf的库用于fpga的modelsim仿真过程中添加到工程里面(the libary of 220 model and altera mf when we simulate the fpga project by modelsim)

2020-07-04 11:00:01下载

积分：1
clk_generator
时钟分频代码，PWM产生 RTL 源代码。(clock divider，PWM generator RTL Source Code)

2013-08-18 09:29:42下载

积分：1
基于FPGA的13位Barker码的实现
资源描述基于FPGA的13位Barker码的实现,用Verilog语言编写相关器，利用FPGA实现13位Barker码相关器，并对其用Modelsim仿真。

2022-05-08 17:15:54下载

积分：1
suoxianghuan
常用的锁相环技术，此程序是我在设计高频电路中运用的，具体见程序，经调试无问题(Commonly used phase-locked loop technology, this program is in the design I used in high-frequency circuits, see the specific procedures, no problem by debugging)

2008-08-19 12:02:31下载

积分：1
Verilog HDL的基本语法
说明： Verilog HDL基本语法，是本人遇到的比较简洁明了的语法学习笔记(Verilog HDL basic grammar , a relatively simple and clear grammar learning note)

2020-04-10 16:47:36下载

积分：1
康塔德7 0 - 9999 en显示segmentos verilog
该项目利用NEXYS3（斯巴达6）董事会4显示器和它的编程verylog 启动白衣100 MHz的时钟和我们使用preescaler换下来的frecuency，非常有礼貌的观点

2022-02-03 15:10:35下载

积分：1
Buffer-DAQ
基于研华采集卡的FIFO双缓存区高速数据采集(FIFO DAQ)

2015-01-11 19:09:49下载

积分：1

696518资源总数
106208会员总数
21今日下载

SDRAM驱动程序

0 个回复

热门标签

热门下载