-
SimpleVOut-master
说明： SimpleVOut (SVO) is a simple set of FPGA cores for creating video signals
in various formats. The cores connect using AXI-streams. Most configurations
(resolution, framerate, colordepth, etc.) are set at compile-time using
Verilog parameters. See svo_defines.vh for details on those parameters.
- 2020-06-24 21:20:01下载
- 积分：1
-
QAM16_demo
This is a demonstration for 16QAM. It is a Simulink model, including hardware implementation on Xilinx FPGA for adaptive equalizer and carrier recovery.
- 2010-11-09 03:00:52下载
- 积分：1
-
addsub32bit
32bit floating point addition
- 2021-04-06 18:19:02下载
- 积分：1
-
Digital-System
A complete VHDL source code to 5-storey elevator
- 2014-09-05 11:24:26下载
- 积分：1
-
static-timing-analyze
特权同学主讲的FPGA设计的时序约束专题（STA部分）(Speaker privileged classmates timing constraints for FPGA design topics (STA section))
- 2013-07-11 13:23:46下载
- 积分：1
-
USB驱动程序和FPGA VGA接口
这是一个USB弹跳Altera de2-115板球和VGA驱动程序源代码。请注意，这是在它是100%兼容SystemVerilog语言Verilog（IE可以重命名文件。V和它仍然有效）。我建议使用DE2板的编制是什么我使用。一个弹跳球测试图像来验证驱动器工作正常，如果你没有看到在启动时的橙色球作为一种诊断你的VGA连接不正确安装。
- 2022-02-26 03:27:48下载
- 积分：1
-
fpga
verilg语言实现测频 及与stm32以fsmc通信方式进行通信(Verilg to achieve frequency measurement and communication with STM32 in FSMC communication mode)
- 2017-07-27 20:05:25下载
- 积分：1
-
matlab-gmsk
基于matlab和vhdl的通信原理gmsk调制算法，主要包括GMSK相位路径的计算,GMSK眼图的仿真以验证相位计算的正确性,正余弦表的量化及bin文件的生成,以及用VHDL硬件语言所描述的基于EPM7128的地址逻辑.(Matlab and vhdl based on the principle gmsk Modulation of communication, including GMSK phase path calculation, GMSK eye diagrams of the simulation to verify the correctness of the phase calculation, is the cosine table generating quantitative and bin files, and using VHDL hardware description language logic based on the address of EPM7128.)
- 2020-12-19 10:39:10下载
- 积分：1
-
GPS/BD开源原代码，verilog 有很强的借鉴意义
verilog编写的GPS /BD基带逻辑代码，包含跟踪相关部分代码，有比较好的借鉴意义。
- 2022-03-11 22:42:41下载
- 积分：1
-
吠陀乘数
它是一种算法，它是用来在超大规模集成电路的乘法2
- 2022-08-13 05:00:33下载
- 积分：1
