-
pwm virterbi 译码器
维特比译码器使用维特比译码算法采用卷积码进行编码的比特流解码。还有其他算法译码卷积编码的流 （例如，Fano 算法）。维特比译码算法是最耗费资源的但它的最大似然解码。这最常用的约束长度 k 的卷积码译码 < = 10，但值 k = 15 都在实践中使用。由安德鲁 J 制定并发表论文汇刊信息理论、 IT-13 卷，第 260-269 页"错误边界为卷积码和渐近最优解码算法"，在 1967 年 4 月，维特比译码。
- 2022-11-02 02:25:03下载
- 积分：1
-
FFT_FPGA_Verilog-master
xilinx ise开发环境中fft IP核调用，仿真(Xilinx ise development environment FFT IP core call, simulation)
- 2018-07-08 23:28:46下载
- 积分：1
-
soda machine自动贩卖机
基于spartan6编写的自动贩卖机，来自数字设计与计算机体系结构的项目。中山大学移动信息工程学院课程练习之一，此代码可以为大家提供一个参考。此源码实现按键输入钱，四个七段译码管显示当前钱数和找回钱的数目
- 2022-01-25 15:47:51下载
- 积分：1
-
IIC
fpga实现的IIC通信的例程，注释很详细(fpga implementation of serial communication routines, comments in great detail)
- 2021-03-24 16:29:15下载
- 积分：1
-
SDRAM读写控制的实现与Modelsim仿真
1. 本实例用于控制开发板上面的SDRAM完成读写功能；先向SDRAM里面写数据，然后再将数据读出来做比较，如果不匹配就通过LED变亮显示出来，如果一致，LED就不亮。2. part1目录是使用Modelsim仿真的工程；3. part2目录是在开发版上面验证的工程；
- 2022-01-30 11:24:06下载
- 积分：1
-
VHDL——如何写简单的testbench
基于VHDL的testbench编写攻略(VHDL based on the preparation of testbench Raiders)
- 2017-07-31 15:00:45下载
- 积分：1
-
fpuvhdl_latest.tar
浮点数运算的FPGA实现，包括仿真文件。(FPGA realization of floating-point operations, including the simulation file)
- 2009-09-05 11:20:12下载
- 积分：1
-
Booth算法的Verilog
模块
- 2022-05-09 04:12:07下载
- 积分：1
-
廉价 FPGA 实现模拟示波器方式显示
用廉价 FPGA 实现 模拟示波器方式的显示，含 Quartus II 工程文件，原理图 PCB 图。
- 2022-03-19 14:27:15下载
- 积分：1
-
count23
一个简单的23计数器，用VHDL实现，可供初学者学习。(A simple 23 counters, with the VHDL implementation, available for beginners.)
- 2010-05-10 13:30:44下载
- 积分：1
