登录
首页 » Verilog » 实现流水线的2D-DCT的MPEG压缩

实现流水线的2D-DCT的MPEG压缩

于 2023-04-22 发布 文件大小:8.26 kB
0 39
下载积分: 2 下载次数: 1

代码说明:

二维DCT将N个块×N个像素从空间域变换到频域。在压缩之前,在存储器中的图像数据被分成多个块。每个块由8×8个像素。图。图2示出了在所得到的系数块中,左上角的系数表示直流成分或像素块的平均亮度。移动到右边的系数代表高增长水平空间频率。向下移动时,系数代表增加垂直空间频率。在右下角的系数代表最高的对角频率。由于其在图像压缩的优势,是一个有趣的研究课题,邀请许多研究人员,以及其他参加。这样可以使DCT的许多算法的开发。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • Tuart_tx_rxh
    该工程用verilog编写,已通过串口调试助手调试通过,接收模块采采用8倍波特率采样数据,有较好的滤波功能,在PC上完成自发自收功能。 (The project is written in verilog debugging through serial debugging assistant, adopted 8 times the baud rate sampling data receiver module, better filtering done on the PC spontaneous self-closing function.)
    2012-08-26 10:39:49下载
    积分:1
  • sd卡中读取数据
    可以实现从sd卡中读取数据,不依赖任何的ip核,简洁高效。
    2022-02-25 04:41:20下载
    积分:1
  • c
    智能小车用到的c程序,单片机C语言与FPGA的 VHDL语言的结合(Smart car used c program, microcontroller C language and the combination of FPGA VHDL)
    2013-07-16 14:18:21下载
    积分:1
  • uart_rx
    uart接收模块 // 波特率:9600 // 数据位:8 // 停止位:1 // 校验位:0(UART receive module Baud rate: 9600 / / / data: 8 / / stop: 1 / / check digit: 0)
    2017-07-10 13:56:54下载
    积分:1
  • Beamforming
    基于FPGA的波束形成,包括ad转换,数据存储等部分。。(FPGA-based beamforming, including ad conversion, data storage and other parts. .)
    2016-04-25 11:12:30下载
    积分:1
  • ComChange-12061629
    并行读写14路串口数据,数据被写入FIFO,在收到读写信号后,SPI发送数据出去(Parallel read and write 14 serial port data, SPI send data)
    2019-03-13 01:38:44下载
    积分:1
  • Project_Gbit
    pc与fpga之间通过千兆以太网交换机实现网络通信(Network communication between PC and FPGA via Gigabit Ethernet switch)
    2020-06-17 20:40:04下载
    积分:1
  • FPGA数码管显示秒表实验
    说明:  FPGA数码管显示秒表实验 三种方法实现: 方法一: 对秒计数,得到(秒显示)0~9, 对(秒显示)计数,得到(分秒显示)0~5, 对(分秒显示)计数,得到(分钟显示)0~5, 注意进位时机 方法二: 对秒计数,得到(秒显示)0~9 对秒计数,得到(分秒显示)0~5 对秒计数,得到(分钟显示)0~5 方法三: 只对秒计数,分别取模 %60得到分钟显示 ************************ 余数%10得到分秒显示 (据说)取模运算占资源!!!!(也能接受?好像...) 再剩下的余数为秒显示 ************************(Experiment of Digital Tube Display Stopwatch Based on FPGA Three ways to achieve)
    2020-06-22 04:40:02下载
    积分:1
  • IIC实现7个寄存器写数据
    使用一个寄存器型参数来实现16位数据传完成后寄存器地址加1
    2022-07-23 09:11:02下载
    积分:1
  • 256点FFT
    基2-256点的Verilog HDL代码。具体程序结构说明参考word文档。                                                                                               
    2022-07-15 07:00:36下载
    积分:1
  • 696524资源总数
  • 103945会员总数
  • 46今日下载