登录
首页 » VHDL » vhdl经典源代码――时钟设计,入门者必须掌握

vhdl经典源代码――时钟设计,入门者必须掌握

于 2023-05-04 发布 文件大小:991.42 kB
0 80
下载积分: 2 下载次数: 1

代码说明:

vhdl经典源代码――时钟设计,入门者必须掌握-vhdl classical source code-- Clock Design, beginners must master

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • m_xulie
    这是用verilogHDL写的m序列发生器,简单易用,代码非常易读(It is written verilogHDL m sequence generator, easy to use, the code is very easy to read)
    2015-05-27 20:21:26下载
    积分:1
  • DE2_UserManual
    DE2使用手册,介绍DE2的所有组成元件,使用方法,还有相应的实例。(DE2 User Manual, describes all the components DE2 components, using the method, there is a corresponding instance.)
    2010-11-14 12:43:48下载
    积分:1
  • SPI串口的内核实现(vhdl),可以用qII等软件直接加到FPGA或者CPLD里面....
    SPI串口的内核实现(vhdl),可以用qII等软件直接加到FPGA或者CPLD里面.-the SPI Serial Kernel (vhdl) can be used directly qII software foisted CPLD or FPGA inside.
    2023-08-02 22:50:03下载
    积分:1
  • CH2CH1VHDL 数字电路参考书所有程序4
    CH2CH1VHDL 数字电路参考书所有程序4-CH2CH1VHDL digital circuit reference all proceedings 4
    2022-07-15 17:40:45下载
    积分:1
  • 单片机与FPGA串行通信的源代码,非常实用哦
    单片机与FPGA串行通信的源代码,非常实用哦-Single-chip serial communication with the FPGA source code, very useful Oh
    2022-01-31 08:59:52下载
    积分:1
  • ff_const_mul
    说明:  常系数有限域乘法器,verilog DHL源码(Constant coefficient finite field multiplier, verilog DHL source)
    2011-02-19 21:09:36下载
    积分:1
  • CPU
    使用QuartusII软件,利用VHDL语言设计实现CPU,其中包含时序图仿真。(Using software QuartusII, using VHDL language to design the CPU, which contains sequence diagram simulation.)
    2015-07-22 16:23:52下载
    积分:1
  • ECHO_DE2
    Very good info. for RS-232 echo VHDL code .
    2008-05-31 00:41:53下载
    积分:1
  • verilog2
    Learning Verilog Chinese Version Part 2
    2012-06-15 03:24:15下载
    积分:1
  • 这是一个用vhdl硬件描述语言实现的乘法器而不是多路选择器
    这是一个用vhdl硬件描述语言实现的乘法器而不是多路选择器-this is an implimentation of an multiplier rather than multiplexer.
    2022-05-16 15:56:46下载
    积分:1
  • 696518资源总数
  • 105547会员总数
  • 4今日下载