网站首页

vhdl经典源代码――时钟设计，入门者必须掌握

于 2023-05-04 发布文件大小:991.42 kB

 0  124

下载积分: 2 下载次数: 1

我要下载

代码说明：

vhdl经典源代码――时钟设计，入门者必须掌握-vhdl classical source code-- Clock Design, beginners must master

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

8位相加乘法器，具有高速，占用资源较少的优点
8位相加乘法器，具有高速，占用资源较少的优点-eight multiplier phase together with high-speed, taking up less resources advantages

2023-05-06 21:10:02下载

积分：1
Verilog 下 16位除法算法程序，高精度，固定17个时钟周期
Verilog 下 16位除法算法程序，高精度，固定17个时钟周期-Verilog under 16 division algorithm procedures, high-precision, fixed in 17 clock cycles

2022-01-27 13:18:06下载

积分：1
fpga
fpga的一些经验之谈，对初学者比较有用，都是些容易出错误的地方(FPGA some experiences, more useful for beginners, are more vulnerable to the wrong place)

2007-09-21 20:58:57下载

积分：1
256M_sdram_OK
改自特权同学verilog语言写sdram测试程序；支持256M内存(verilog sdram )

2013-12-23 16:15:43下载

积分：1
JTAG design verilog code.
JTAG design verilog code.

2022-02-14 02:08:42下载

积分：1
verilog编写的32位浮点加法器
verilog编写的32位浮点加法器-32-bit Floating Point Addition Written in Verilog

2022-02-21 08:09:50下载

积分：1
rs_encoder
说明：适应多个模式的rs编码，Verilog，选择对应的多项式(RS coding adapted to multiple modes.)

2020-06-16 04:40:02下载

积分：1
fpga
简易数字存储示波器verilog源代码经过EP2C8Q208C8验证(Simple digital storage oscilloscope verilog source code has been verified EP2C8Q208C8)

2013-07-16 13:04:03下载

积分：1
sdram_module3
能够实现16位的SDRAM的读写，没有仿真文件，只有SDRAM读写的源代码，用Verilog编写(can complete read or write sdram， only include Verilog code and no simulation files)

2013-11-25 12:43:11下载

积分：1
h264_intp
图形图像H264插值算法，应用于图像视频处理(H264 graphic image interpolation algorithm is applied to image video processing)

2021-05-14 18:30:02下载

积分：1

696516资源总数
106415会员总数
3今日下载

vhdl经典源代码――时钟设计，入门者必须掌握

0 个回复

热门标签

热门下载