索FPGA Verilog使用ROM和RAM实现高dcfifo
于 2023-05-06 发布
文件大小:906.86 kB
0 105
下载积分: 2
下载次数: 1
代码说明：
alteral FPGA VERILOG 利用 ROM DCFIFO 和RAM 实现高速到低速时钟域的数据传输 ，值得学习。-alteral FPGA VERILOG using ROM DCFIFO and RAM to realize high-speed low-speed clock domain data transfer, it is worth learning.
下载说明：请别用迅雷下载，失败请重下，重下不扣分！
发表评论
