登录
首页 » Verilog » Cache verilog代码

Cache verilog代码

于 2023-05-15 发布 文件大小:2.60 MB
0 143
下载积分: 2 下载次数: 1

代码说明:

应用背景原创VERILOG HDL 实现数据指令CACHE的操作,LRU替换算法,包括1路组相连和2路组相连,包含ISE工程文件,亲测可用,初学者必备关键技术采用verilog语言设计的ARM cache,包含tb文件,写回策略。LRU替换算法

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 0_09_uart_tx
    说明:  在FPGA板卡上面,通过单个按键实现串口的发送功能,带仿真需要自行修改一下工程配置(On the FPGA board, the sending function of the serial port is realized by a single key, and the engineering configuration needs to be modified by the simulation)
    2020-03-26 08:40:39下载
    积分:1
  • 物理编码子层
    PCS和PMA都包含在OSI参考模型的物理层内。PCS和千兆媒体独立接口(GMII)彼此经由8位并行数据线和多个控制线进行通信。PCS负责编码传下来的GMII到10位码组每个字节。PCS还负责解码向上传递从PMA成八位位组中使用由上层10位码组。PCS还控制自动协商过程中,允许两个独立的千兆设备,建立其中一个链接他们都能够使用。
    2022-02-04 17:18:09下载
    积分:1
  • Noise-cancellation
    this contain the source code for noise cancellation ,which can be used in c platform.
    2012-10-21 23:32:37下载
    积分:1
  • xilinx_edk_9.2_crack
    xilinx edk 9.2 破解器/注册机(xilinx edk 9.2 crack)
    2021-03-29 15:09:10下载
    积分:1
  • DPSK的FPGA调制
    基于FPGA的DPSK调制,包括matlab仿真代码,NCO载波发生器,绝相变化,上变频等,基于Altera FPGA实现,并通过仿真验证。
    2023-06-18 07:55:04下载
    积分:1
  • Version1
    小波包分解,重构轴承振动信号,Hilbert包络,FFT进行频谱分析,以获得轴承故障频率。(Wavelet packet decomposition, reconstruction of bearing vibration signal, Hilbert envelope, FFT spectrum analysis to obtain the bearing fault frequencies.)
    2013-07-17 11:37:05下载
    积分:1
  • project1source
    sdh帧同步,实现sdh帧搜索,预同步,同步,保护等各态的功能(SDH frame synchronization SDH frame search, pre-sync, synchronization, protection, the function of each state)
    2012-11-08 11:05:55下载
    积分:1
  • ADPCM(1)
    adpcm .c程序代码,完整,通过编译仿真(ADPCM c program code, complete compiled simulation)
    2013-04-17 17:07:54下载
    积分:1
  • mig_v7_4
    说明:  针对XILINX 7系列FPGA 中MTG的驱动代码,代码的接口部分主要分为两个部分,一是控制DDR的DMA大小,选择读写,每次DMA的起始地址;二数据部分为AXIS。 已经在多个工程中使用。(For the driver code of MTG in XILINX 7 series FPGA, the interface part of the code is mainly divided into two parts, one is to control the DMA size of DDR, select read and write, the starting address of each DMA; the second data part is AXIS. It has been used in multiple projects.)
    2020-05-09 16:05:17下载
    积分:1
  • sync-and-asyn_FIFO_verilog
    同步与异步FIFO的verilog实现,包括源代码,testbench,测试以及综合通过,还有相关参考资料(Synchronous and asynchronous FIFO verilog achieve, including source code, testbench, test and integrated through, as well as related references)
    2021-03-07 14:19:29下载
    积分:1
  • 696516资源总数
  • 106442会员总数
  • 11今日下载