网站首页

收集的QuartusII的使用手册，包含了几个pdf文件，比较不错的参考手册...

于 2023-05-22 发布文件大小:27.84 MB

 0  128

下载积分: 2 下载次数: 1

我要下载

代码说明：

收集的QuartusII的使用手册，包含了几个pdf文件，比较不错的参考手册-Collected QuartusII s manual contains a number of pdf files, compare a good reference manual

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

全加器结构描述是从设计实体的内部结构对结构体进行描述的，并给出该实体所包含的模块或元件的相互连接关系...
全加器结构描述是从设计实体的内部结构对结构体进行描述的，并给出该实体所包含的模块或元件的相互连接关系-fulladd

2022-01-27 10:12:46下载

积分：1
至于FSK调制原理就不多说了，这里做的一个实验是二进制频移键控。发送一组码元，通过响应的键控电路监测是发1还是发0然后选择频率控制正余弦电路波形。...
至于FSK调制原理就不多说了，这里做的一个实验是二进制频移键控。发送一组码元，通过响应的键控电路监测是发1还是发0然后选择频率控制正余弦电路波形。-see

2022-05-23 04:28:41下载

积分：1
Tcd1500c 时序代码
该代码主要是针对TCD1500c 的时序图，用verilog 语言实现的TCD1500c的时序图，利用modelsim 进行仿真，并且通过测试。

2022-09-12 11:05:02下载

积分：1
LMS_filter
这是自适应滤波器，使用verilog代码来编写的，已通过了仿真，效果很好。希望能给大家好好分享！(This adaptive filter verilog code to write, through a simulation, with good results. I hope to give a good share!)

2020-12-08 21:19:19下载

积分：1
verilog，4、5分频器，5分频器占空比3：2
verilog，4、5分频器，5分频器占空比3：2-Verilog, 4,5 dividers, five dividers ratio of 3:2

2022-06-12 21:27:51下载

积分：1
liyuanlnx_IP_PLL
FPGA锁相环实验：顶层文件加底层IP文件构成 top中例化ip核pll(Experiment of Phase-Locked Loop Based on FPGA)

2020-06-22 04:00:01下载

积分：1
-

2022-03-20 08:41:04下载

积分：1
VHDLFIFO
用Verilog 写一个8x16 的FIFO，完成先入先出的功能，并且在FIFO读空时输出EMPTY 有效信号，读指针RP 不再移动；FIFO 写满时输出FULL 有效信号，并且即使WR 有效也不再向存储单元中写入数据(写指针WP 不再移动)。 (NO)

2020-09-20 20:17:51下载

积分：1
1024点FFT快速傅立叶变换，包含说明文档和VHDL源代码，16位输入/输出，带DMA功能，xilinx的ip...
1024点FFT快速傅立叶变换，包含说明文档和VHDL源代码，16位输入/输出，带DMA功能，xilinx的ip-1024-point FFT fast Fourier transform, and includes documentation, VHDL source code, 16 input/output, with DMA function, the ip xilinx

2022-10-07 06:50:03下载

积分：1
GAL
有关gal器件的编程入门，以及常见逻辑门、计数器VHDL程序(For gal device programming entry, as well as common logic gates, counters VHDL program)

2013-07-09 22:50:01下载

积分：1

696518资源总数
106174会员总数
31今日下载

收集的QuartusII的使用手册，包含了几个pdf文件，比较不错的参考手册...

0 个回复

热门标签

热门下载