登录
首页 » Verilog » 交通灯 verilog HDL 源代码

交通灯 verilog HDL 源代码

于 2023-06-03 发布 文件大小:3.64 kB
0 106
下载积分: 2 下载次数: 1

代码说明:

这是Verilog HDL的一个路灯的源代码。在电路板上的LED代表的绿色,黄色和红色light.After一些固定的时间内, LED将是命令打开或关闭。此外,时间会倒数,它会被董事会在屏幕上显示。它是为Verilog硬件描述语言的一个 新的学习者非常有用的。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 视频测试图形发生器
    应用背景关键技术Altera FPGA  ;CIII,Cyclone III implemented.16灰度320x240流视频信号发生器。
    2022-03-05 02:38:57下载
    积分:1
  • xa880
    Join repetitive control, Very convenient to use, Iterative self-organizing data analysis.
    2017-07-30 23:02:42下载
    积分:1
  • FPGA数码管时钟显示
    FPGA时钟显示程序,可以按照正常的时间,频率可调,数码管显示00-00-00,中间的-可改。只要采用嵌套的循环结构实现
    2022-03-18 09:57:48下载
    积分:1
  • source
    完成cmos摄像头对图像的捕捉,然后进行拼接通过USB进行传输。(complete picture capture)
    2020-11-11 18:19:45下载
    积分:1
  • fpga控制 ad7606 verilog语言
    fpga 控制ad7606,编写代码用verilog语言,实现采集函数发生器
    2022-01-25 23:44:58下载
    积分:1
  • LatticeECP3_SERDES_PCS_使用指南
    LatticeECP3 SERDES/PCS 使用指南(LatticeECP3 SERDES/PCS usage guide)
    2017-06-13 13:57:27下载
    积分:1
  • uart(可综合)
    说明:  【实例简介】用Verilog实现uart串口协议,波特率可选9600、19200、38400、115200。8位数据为,1位校验位,1位停止位。 【实例截图】 【核心代码】核心代码包括TX,RX,Baud,FIFO([example introduction] UART serial port protocol is implemented with Verilog, and the baud rate can be 9600, 19200, 38400, 115200. 8-bit data, 1 bit check bit, 1 stop bit. [example screenshot] [core code] the core code includes TX, Rx, baud and FIFO)
    2020-12-08 16:00:16下载
    积分:1
  • VHDL--VGA
    此VHDL语言程序可以控制液晶屏幕任意动画播放(The VHDL language program can control the LCD screen any animation)
    2015-03-27 18:44:28下载
    积分:1
  • 20190718 - Copy
    this files describes how to build i2c block modules in verilog hdl and programming them on an fpga device
    2020-06-21 21:20:02下载
    积分:1
  • DDS_BPSK
    基于DDS的BPSK调制器设计Verilog源码( U57FA u4E8.08 u868)
    2017-04-28 11:44:46下载
    积分:1
  • 696516资源总数
  • 106442会员总数
  • 11今日下载