-
Xilinx ISE License
说明: Xilinx ISE License集合,包含Vivado、ise的破解license,安装ISE后loading license即可完成,最全的器件库(Xilinx ise license Collection, including Vivado and ISE cracking licenses. After ISE is installed, the loading license can be completed, which is the most complete device library.)
- 2021-01-19 23:28:43下载
- 积分:1
-
Program to implement convolution of two signals.
Program to implement convolution of two signals.
- 2023-04-30 22:25:04下载
- 积分:1
-
qam_64
64QAM调制,采用硬件语言verilog实现,其中调用了DDS的IP核(64QAM modulation, using language verilog hardware implementation, which is called the IP core of the DDS)
- 2021-03-02 23:29:33下载
- 积分:1
-
The use of Altera' s FPGA
使用Altera公司的FPGA进行VHDL开发。使用quartus2 9.0软件在EP1C3T144C8开发板上用硬件描述语言实现一个RAM存储器。-The use of Altera" s FPGA-VHDL development. Use quartus2 9.0 software EP1C3T144C8 development board with hardware description language to achieve a RAM memory.
- 2023-04-02 08:45:02下载
- 积分:1
-
一个小程序,弹跳消除电路,可消除按健的毛刺干扰
一个小程序,弹跳消除电路,可消除按健的毛刺干扰-a small procedure, bouncing elimination circuit, according to remove the burr-interference
- 2022-05-14 03:36:36下载
- 积分:1
-
RAD4FFTaRAD4iFFT
基4的FFT正变换和反变换程序,速度特快,使用方法简单且在程序注解中标注。带有测试程序,且在多个项目中应用,正确性毋容置疑。(Rad4FFT 和 Rad4iFFT)
- 2020-12-19 12:19:10下载
- 积分:1
-
pidd
VERILOG HDL pid算法 带仿真验证(pid by verilog HDL)
- 2020-11-13 10:09:43下载
- 积分:1
-
kalman filter
图书馆IEEE;
- 2023-04-02 19:00:03下载
- 积分:1
-
过滤多相
我的项目执行 filtrage 和抽取使用多相分解,在这种情况下,抽取因子被带到 5,所以筛选器由 5 集团过滤器和每个 oprates 在频率采样除以 5
- 2022-02-22 08:15:41下载
- 积分:1
-
北邮数电实验代码
实验一:QuartusⅡ原理图输入法设计与实现一:实验要求 ①:用逻辑门设计实现一个半加器,仿真验证其功能,并生成新 的半加器图形模块单元。 ②:用实验一生成的半加器模块和逻辑门设计实现一个全加器,仿真验证其功能,并下载到实验板测试,要求用拨码开关设定输入信号,发光二极管显示输出信号。 ③:用3线—8线译码器和逻辑门设计实现函数F,仿真验证其功能,下载到实验板测试。要求用拨码开关 设定输入信号,发光二极管显示输出信号。二:报告内容
- 2022-01-29 00:01:12下载
- 积分:1