网站首页

用FPGA实现CRC算法，只用一个脉冲就能实现，比传统的移位算法大大节约时间...

于 2022-07-14 发布文件大小:131.80 kB

 0  161

下载积分: 2 下载次数: 1

我要下载

代码说明：

用FPGA实现CRC算法，只用一个脉冲就能实现，比传统的移位算法大大节约时间-Using FPGA to achieve CRC algorithm, only one pulse will be able to realize, than the traditional algorithm greatly saving time shift

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

quartus-ii-automatically-assign-pins
quartus ii 中自动分配管脚的三种方法(quartus ii automatically assign pins are three ways)

2012-03-31 17:12:54下载

积分：1
Description Sramoc (K, M) said the figures used in 0,1,2 ..., K
描述 Sramoc ( K , M ) 表示用数字0、1、2…、K-1组成的自然数中能被M整除的最小数。给定 K、M，求Sramoc ( K,M )。例如 K=2，M=7的时候，Sramoc( 2 , 7 ) = 1001。输入第一行为两个整数K、M满足2

2022-05-25 16:18:18下载

积分：1
全数字fsk调制解调的实现 verilog源码
全数字fsk调制解调的实现 verilog源码-All-digital realization of fsk modem verilog source code

2023-04-11 15:55:04下载

积分：1
verilog编写的alu模块
verilog编写的alu模块-Verilog modules prepared by the ALU

2022-11-20 13:50:03下载

积分：1
Key_gen the Qutuas II v7.1 for sp1 invalid This is the v7.1 sp1 months key_gen
Qutuas II v7.1的key_gen 对sp1无效这就是个v7.1 sp1的key_gen -Key_gen the Qutuas II v7.1 for sp1 invalid This is the v7.1 sp1 months key_gen

2023-07-28 18:25:02下载

积分：1
圆形的 FIFO 缓冲区
这是在 vhdl 的简单循环的拳头在后进先出队列。缓冲区的大小和数据大小可以通过 N 和 W 的参数配置。队列最前面的是可用输出数据。两个信号控制写入和读取数据。如果缓冲区是空的还是满的两个输出信号信息。

2022-02-27 02:21:06下载

积分：1
Verilog HDL__.rar a brief tutorial, very useful
Verilog HDL__.rar 简要教程，很有用-Verilog HDL__.rar a brief tutorial, very useful

2022-09-27 05:05:03下载

积分：1
Protel_book
protel经典教程，并附有一张电路设计原理图(protel classic tutorials, together with a circuit design schematic)

2010-05-28 17:06:44下载

积分：1
基于FPGA的DDS程序代码
基于FPGA的DDS程序代码，实现的功能强大可以输正弦波，三角波，方波等波形，并且频率可以调节。实现对应的功能强大。(FPGA-based DDS program code can achieve powerful output sine wave, triangle wave, square wave waveform and frequency can be adjusted. Implement corresponding powerful.)

2015-09-15 23:09:00下载

积分：1
ram32b
VHDL code for 32 byte RAM

2009-06-04 19:50:35下载

积分：1

696516资源总数
106571会员总数
2今日下载

用FPGA实现CRC算法，只用一个脉冲就能实现，比传统的移位算法大大节约时间...

0 个回复

热门标签

热门下载