登录
首页 » VHDL » 用FPGA实现CRC算法,只用一个脉冲就能实现,比传统的移位算法大大节约时间...

用FPGA实现CRC算法,只用一个脉冲就能实现,比传统的移位算法大大节约时间...

于 2022-07-14 发布 文件大小:131.80 kB
0 94
下载积分: 2 下载次数: 1

代码说明:

用FPGA实现CRC算法,只用一个脉冲就能实现,比传统的移位算法大大节约时间-Using FPGA to achieve CRC algorithm, only one pulse will be able to realize, than the traditional algorithm greatly saving time shift

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • AD_R
    AD7685芯片采集程序,可以自行设置采样率,经检验可用。(The AD7685 chip collection procedures, available.)
    2020-12-20 14:19:08下载
    积分:1
  • Traffice LED Controller base on FSM
    Traffice LED Controller base on FSM 1. for crossroad, each road with 3 led: green, red, yellow. 2. only use one counter.
    2022-09-04 13:15:02下载
    积分:1
  • clock-generation
    长帧同步时钟的产生, 源码程序,实验好用(Long frame synchronization clock generation, source program, easy to use experimental)
    2012-10-21 09:52:08下载
    积分:1
  • da_fir
    基于FPGA分布式算法FIR滤波器verilog代码 (本人 小论文 代码,通过验证) ​ 本文提出一种新的FIR滤波器FPGA实现方法。讨论了分布式算法原理,并提出了基于分布式算法FIR滤波器的实现方法。通过改进型分布式算法结构减少硬件资源消耗,用流水线技术提高运算速度,采用分割查找表方法减小存储规模,并在Matlab和Modelsim仿真平台得到验证。​ 为了节省FPGA逻辑资源、提高系统速度,设计中引入了分布式算法实现有限脉冲响应滤波器(Finite Impulse Response, FIR)。由于FIR滤波器在实现上主要是完成乘累加MAC的功能,采用传统MAC算法设计FIR滤波器将消耗大量硬件资源。而采用分布式算法 (Distributed Arithmetic, DA),将MAC运算转化为查找表(Look-Up-Table, LUT)输出,不仅能在硬件规模上得到改善,而且更易通过实现流水线设计来提高速度。因此本文采用分布式算法设计一个可配置的FIR滤波器,并以31阶的低通FIR滤波器为例说明分布式算法滤波器结构。( FPGA verilog )
    2020-11-10 13:49:45下载
    积分:1
  • adder
    说明:  通过四个半加器的互联,来实现四位加法器的电路结构(Through the interconnection of four and a half adder to achieve the four adder circuit)
    2011-02-20 15:17:15下载
    积分:1
  • 波形发生器,带TESTBENCH, 多平台
    波形发生器,带TESTBENCH, 多平台 -- the design makes use of the new shift operators available in the VHDL-93 std -- this design passes the Synplify synthesis check -- download from: www.fpga.com.cn & www.pld.com.cn -waveform generator, with TESTBENCH. Multi-platform-- the design makes use of the new shift opera tors available in the VHDL-93 std-- this design passes the Synplify synthesis check-- downloa d from : www.fpga.com.cn
    2023-05-18 16:15:03下载
    积分:1
  • vhdl
    code for fft non synthesisable in xilinx ise
    2013-09-30 13:16:13下载
    积分:1
  • LFSR模块,单个模块,实现移位寄存器,生成测试用pattern
    LFSR模块,单个模块,实现移位寄存器,生成测试用pattern-LFSR
    2023-05-12 15:15:03下载
    积分:1
  • CNT60
    六十进制计数器,显示0到60.可以用数码管显示。(Six decimal counter 0-60 can use the digital display.)
    2012-10-17 19:32:56下载
    积分:1
  • FPGA7人表决器
    –ABCDE五路输入表示五人的选择,同意为1,不同意为0,以开关形式实现 –有半数以上同意绿灯亮,否则红灯亮。即分别对应输出Y、R为1或0 –参考仿真结果图:10ns|20ns|30ns|40ns|50ns
    2022-10-01 22:45:03下载
    积分:1
  • 696518资源总数
  • 105547会员总数
  • 4今日下载