登录
首页 » VHDL » 基于FPGA的温度计源代码,VHLL语言

基于FPGA的温度计源代码,VHLL语言

于 2023-06-09 发布 文件大小:28.88 kB
0 642
下载积分: 2 下载次数: 1

代码说明:

基于FPGA的温度计源代码,VHLL语言-Thermometer-based FPGA source code, VHLL language

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • VCS
    VCS详细学习资料。内涵专业研究院所内部培训资料。适合于初学者学习使用,易于上手。(VCS learning)
    2012-10-26 10:14:09下载
    积分:1
  • fpga_debounce_filter
    fpga debounce filter code in vhdl
    2009-10-02 18:48:22下载
    积分:1
  • package_control-master
    从github下载的,能够参考设计AXI4的协议接口(AXI4 Verilog template)
    2019-03-30 16:14:05下载
    积分:1
  • verilogCRC32
    32位bit输入的CRC32校验,verilog的代码,以及modelsim的testbench代码(The encode of CRC32 with 32bit-inputs based on verilog, and according encode of testbench)
    2012-03-07 10:22:58下载
    积分:1
  • 4:2优先编码器的VHDL代码
    4:2优先编码设计中的VHDL来为每个输入分配优先级。在CMOS布局1复用器:还设计了4个
    2022-02-11 13:12:33下载
    积分:1
  • USB+FPGA电路设计原理图,实际的电路板运行正常,很有参考意义。...
    USB+FPGA电路设计原理图,实际的电路板运行正常,很有参考意义。-usb_sch
    2022-02-06 23:19:44下载
    积分:1
  • zhitouzi
    原创。掷骰子游戏,VHDL,quartus,北京邮电大学数电实验,实现随机掷骰子游戏,在数码管显示点数,点阵显示输赢,有开机动画以及开机音乐,可实现多人游戏等(games, VHDL, quartus,experiments of BUPT, pure originality,random game, in the digital display dots, dot matrix display winning or losing, there are boot animation and boot music, multiplayer gaming can be achieved)
    2020-12-24 20:49:04下载
    积分:1
  • 数字频率计
    设计一简易数字频率计,其基本要求是: 1)测量频率范围0~999999Hz; 2)最大读数999999HZ,闸门信号的采样时间为1s;. 3)被测信号可以是正弦波、三角波和方波; 4)显示方式为6位十进制数显示; 5)具有超过量程报警功能。 5)输入信号最大幅值可扩展。 6)测量误差小于+-0.1%。 7)完成全部设计后,可使用EWB进行仿真,检测试验设计电路的正确性。(The basic requirements of designing a simple digital frequency meter are: 1) The measuring frequency range is 0-999999 Hz. 2) The maximum reading is 999999HZ, and the sampling time of gate signal is 1 s. 3) The measured signal can be sine wave, triangle wave and square wave. 4) The display mode is 6-bit decimal number display. 5) It has alarm function beyond range. 5) The maximum amplitude of input signal can be expanded. 6) The measurement error is less than +0.1%. 7) After completing all the design, EWB can be used to simulate and test the correctness of the circuit.)
    2019-06-20 12:47:51下载
    积分:1
  • MUX
    说明:  用CASE实现4选1数据选择器 很实用 运用VERILOG(Using CASE to achieve 4 election 1 Data Selector practical use Verilog)
    2008-09-11 11:37:35下载
    积分:1
  • 4x4 electronic locks central control system. Six input control.
    4X4电子密码锁的中央控制系统。控制6位输入。-4x4 electronic locks central control system. Six input control.
    2022-02-10 10:06:12下载
    积分:1
  • 696518资源总数
  • 105554会员总数
  • 2今日下载