登录
首页 » Verilog » FPGA数字电子系统设计与开发实例导航的所有例程

FPGA数字电子系统设计与开发实例导航的所有例程

于 2023-06-22 发布 文件大小:1.74 MB
0 94
下载积分: 2 下载次数: 1

代码说明:

应用背景在工业控制和信息通信中,i2c、usb、mac等通信技术是很频繁的通信手段,代码的好坏决定通信的是否良好,决定产品的性能。关键技术基于fpga、使用verilog语言、FPGA数字电子系统设计与开发实例导航的所有例程,包括mac、usb、i2c等,是很好的参考例子。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • QPSK fpga程序
    正交相移键控(Quadrature Phase Shift Keying,QPSK)是一种数字调制方式。它分为绝对相移和相对相移两种。由于绝对相移方式存在相位模糊问题,所以在实际中主要采用相对移相方式DQPSK。目前已经广泛应用于无线通信中,成为现代通信中一种十分重要的调制解调方式。
    2022-04-08 17:00:15下载
    积分:1
  • sst3201读写程序HDL代码
    实际应用的代码,实测未发现问题。内部模块划分清晰,使用quartus9.0软件编译,完整的工程。清晰的代码风格,方便读懂代码。
    2022-03-31 18:39:13下载
    积分:1
  • nand 闪存仿真模型
    用于IC芯片设计验证仿真的nand flash芯片模型;包括模型及测试平台,对于进行nand flash控制器设计或者验证人员非常有帮助!另外,附上与之对应的镁光的芯片说明文档,见pdf附件
    2022-01-21 18:06:52下载
    积分:1
  • decode
    用Verilog实现汉明码编码,经测试可正确使用,代码简洁(Verilog with Hamming code encoding, the test can be used correctly, the code is simple)
    2017-03-10 19:28:21下载
    积分:1
  • 8051corelcd
    fpga上实现的51内核,带有LCD试验,顺利试验成功很好用。(on fpga implementation of 51 core with LCD test, successfully tested well with the smooth.)
    2014-03-30 14:35:20下载
    积分:1
  • FPGA-root-operation
    本文分析比较了实现开方运算的牛顿一莱福森算法、逐次逼近算法、非冗余开方算法种算法,并给出了基于的开方器的实现方法(Root operation FPGA-based implementation.pdf)
    2012-11-04 01:44:02下载
    积分:1
  • modbus_latest.tar
    modbus的fpga实现。opencores上最新版本。使用fpga实现,可以大大提高响应速度,对其功能进行模块化。(modbus of fpga implementation. opencores the latest version. Use fpga implementation, can greatly improve the response speed, its function modularity.)
    2020-10-22 10:37:23下载
    积分:1
  • LCD1602-TEST
    利用verilog驱动LCD1602 本实验是用LCD1602显示英文。(LCD带字库)(//Use verilog driver LCD1602// video tutorial for all of us 21EDA e-learning board// The experiment is LCD1602 display in English. (LCD with font))
    2013-12-16 13:51:35下载
    积分:1
  • ethernet_loopback
    通过FPGA驱动千兆以太网口,完成SPARTAN6上的UDP数据包闭环测试,即通过网口发送数据包到FPGA,FPGA内部将接收到的数据返回到PC机,建议测试之前添加ARP静态绑定,FGPA内部的IP以及MAC地址在ROM里的COE文档里可以看到,发送端添加了CRC以及整体CHECKSUM的计算(Driven by FPGA Gigabit Ethernet port, UDP SPARTAN6 data packet on the closed loop test, through the network to send data packets to FPGA, FPGA will receive the data back to the PC, the proposed test before adding ARP static binding, FGPA internal IP and MAC address in the COE document in the ROM where you can see, the sender adds CRC and CHECKSUM integral calculation)
    2017-11-20 10:21:38下载
    积分:1
  • AMI1
    本代码是用VERILOG语言描述的AMI码的解码的程序,经过调试是正确的。代码简单易懂。(This code is described in VERILOG language AMI code decoding process, after debugging is correct. Code is easy to understand.)
    2021-04-22 14:48:48下载
    积分:1
  • 696518资源总数
  • 106182会员总数
  • 24今日下载