登录
首页 » Verilog » FPGA数字电子系统设计与开发实例导航的所有例程

FPGA数字电子系统设计与开发实例导航的所有例程

于 2023-06-22 发布 文件大小:1.74 MB
0 112
下载积分: 2 下载次数: 1

代码说明:

应用背景在工业控制和信息通信中,i2c、usb、mac等通信技术是很频繁的通信手段,代码的好坏决定通信的是否良好,决定产品的性能。关键技术基于fpga、使用verilog语言、FPGA数字电子系统设计与开发实例导航的所有例程,包括mac、usb、i2c等,是很好的参考例子。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • fpga
    ldpc码的FPGA编译与仿真实现,欢迎分享,分享快乐。(LDPC code compilation and simulation。)
    2014-05-24 17:32:11下载
    积分:1
  • HDMI接口编解码传输模块ASIC设计_刘文杰
    说明:  ? 熟悉IIC协议总线协议,采用IIC总线对图像采集传感器寄存器进行配置,并转换为RGB565格式。 ? 利用异步FIFO完成从摄像头输出端到SDRAM 和SDRAM 到VGA 接口各跨时钟域信号的传输和处理。 ? 利用 SDRAM 接口模块的设计,实现了刷新、读写等操作;为提高SDRAM 的读写带宽,均采用突发连续读写数据方式;并采用乒乓操作实现 CMOS 摄像头与VGA的帧率匹配。 ? 利用双线性插值方法实现对图像640×480到1024×768的放大操作。 ? 完成VGA显示接口设计。(Familiar with IIC protocol bus protocol, IIC bus is used to configure the register of image acquisition sensor and convert it into RGB565 format. Asynchronous FIFO is used to transmit and process signals across clock domain from camera output to SDRAM and SDRAM to VGA interface. With the design of SDRAM interface module, refresh, read and write operations are realized. In order to improve the read and write bandwidth of SDRAM, burst continuous read and write data mode is adopted, and table tennis operation is used to achieve frame rate matching between CMOS camera and VGA. The bilinear interpolation method is used to enlarge the image from 640*480 to 1024*768. Complete the VGA display interface design.)
    2020-06-25 04:00:02下载
    积分:1
  • identify_F-201109A_release_notes
    identify在线调试手册,主要讲了FPGA怎样在线调试文档(identity actel edition tool set release notes)
    2012-02-02 15:53:38下载
    积分:1
  • UART module Verilog codes and guidance
    Verilog codes of UART modules and guidances of UART
    2022-05-19 07:09:53下载
    积分:1
  • delay
    PWM整流器的死区延迟的VHDL编程,可以参考一下(VHDL programming PWM Rectifier dead-band delays)
    2016-04-12 14:24:45下载
    积分:1
  • tdm_latest[1]
    TDM,就是时分复用。本程序完成4通道,没通道最多32路64K信号的交换,就是说可以完成32x4个电话信号交换(TDM, is time-division multiplexing. The process is complete 4-channel, no channel up to 64K 32 to exchange signals, that can be done 32x4 telephone signal exchange)
    2010-07-07 15:28:06下载
    积分:1
  • total
    一个简单的后台模板,主要为贵金属直播室有喊单等功能类型的。 ps:由于涉及到iframe本地跨域问题,因此查看时请在服务器上进行审阅。(A simple background template, mainly for the precious metal living room, such as the type of function. PS: as a result of the local cross domain problem involved in the iframe, so check it out on the server.)
    2015-11-18 09:00:49下载
    积分:1
  • ofdm_quartus_v72
    说明:  OFDM的简易verilog仿真程序,环境是quartus,版本需要7.2以上(OFDM Modulation and Demodulation using Verilog in Quartus)
    2009-08-30 21:58:25下载
    积分:1
  • WA
    说明:  QUARTUS2 16.9 VHDL FPGA ENDAT2.2
    2020-11-24 17:50:21下载
    积分:1
  • urisc
    自己用verilog编写的urisc程序,调试成功,压缩包里有仿真图像,值得学习参考。(Written in verilog urisc program debugging, simulation image compression bag, worth learning reference.)
    2021-04-22 17:38:48下载
    积分:1
  • 696516资源总数
  • 106642会员总数
  • 12今日下载