登录
首页 » Verilog » 同步 fifo (先进先出)

同步 fifo (先进先出)

于 2023-06-25 发布 文件大小:19.49 kB
0 138
下载积分: 2 下载次数: 1

代码说明:

FIFO 是缓冲区的一种特殊类型。名称 FIFO 站第一的先进先出和入缓冲区中,第一次写入的数据第一次出来它的手段。每个内存的数据字所写的第一次也出来第一次当读取内存是先进先出。先进先出的三个种类:移位寄存器 — — 与存储的数据字的恒定数目和因而,读和写操作之间的必要同步 FIFO 因为必须读取数据字,每次一种书面独占读取/写入 FIFO — — 具有可变数量的存储的数据字,和由于内部结构,读和写操作之间的必要同步先进先出并发读/写 FIFO — — 数量可变的存储的数据的言行可能读和写操作之间的异步 FIFO

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • verilog实现VGA显示
    verilog实现VGA显示。有源代码,大家可以下载学习。
    2022-02-02 02:56:51下载
    积分:1
  • MAC_TxScheduler
    Ethernet MAC-MII interface of Transmit
    2014-02-15 00:35:25下载
    积分:1
  • robust_ahb_matrix_latest
    AHB_slave_verilog_code
    2021-04-21 11:28:49下载
    积分:1
  • DAC0832
    DAC0832的Verilog代码,适用于与ADC0809同时学习,效果明显!(DAC0832 Verilog code, applicable at the same time with ADC0809 learning, the effect is obvious!)
    2012-10-17 11:04:32下载
    积分:1
  • SELF CHECKING DUAL PORT RAM
    自检双端口ram自动验证特定地址的数据是否正确
    2022-03-19 13:16:57下载
    积分:1
  • smartWasher
    QUARTER编程环境实现的智能洗衣机系统,通过DE0板子进行模拟,组要完成洗衣机5个步骤的顺序过程以及系统相应动作(QUARTER programming environment of intelligent washing system, through simulation DE0 board, groups 5 to complete the washing process and the system the sequence of steps corresponding action)
    2020-11-06 13:19:49下载
    积分:1
  • ethernet_tri_mode_rtl.tar
    以太网控制器verilog,含有mac,mii接口(Ethernet controller verilog, containing mac, mii interface)
    2007-12-19 23:51:08下载
    积分:1
  • asynchronous-clock-boundary
    一个关于跨越异步时钟边界传输数据的解决方案(The solution of transfering data across asynchronous clock boundary.)
    2011-12-21 14:30:54下载
    积分:1
  • cla - Copy
    说明:  ADDER USING VERILOG ADDER WITH VERILOG VERILOG ADDER
    2019-03-19 01:35:37下载
    积分:1
  • 数字信号处理的FPGA实现代码
    这是Uwe Meyer-Baese先生的代码,我有全部的代码,如果有人需要的话,可以联系我。haozix521@gmail.com
    2022-06-13 21:21:15下载
    积分:1
  • 696516资源总数
  • 106641会员总数
  • 4今日下载