登录
首页 » Verilog » 同步 fifo (先进先出)

同步 fifo (先进先出)

于 2023-06-25 发布 文件大小:19.49 kB
0 113
下载积分: 2 下载次数: 1

代码说明:

FIFO 是缓冲区的一种特殊类型。名称 FIFO 站第一的先进先出和入缓冲区中,第一次写入的数据第一次出来它的手段。每个内存的数据字所写的第一次也出来第一次当读取内存是先进先出。先进先出的三个种类:移位寄存器 — — 与存储的数据字的恒定数目和因而,读和写操作之间的必要同步 FIFO 因为必须读取数据字,每次一种书面独占读取/写入 FIFO — — 具有可变数量的存储的数据字,和由于内部结构,读和写操作之间的必要同步先进先出并发读/写 FIFO — — 数量可变的存储的数据的言行可能读和写操作之间的异步 FIFO

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 彩灯控制、数码管循环显示1~8、1010序列检测器
    verilog实现彩灯控制、数码管循环显示1~8、1010序列检测器,代码在文件里
    2022-03-19 02:07:26下载
    积分:1
  • histogram_new
    Verilog语言描述,统计图片的像素值直方图(Verilog,Pictures of the pixel value histogram statistics)
    2021-03-04 17:39:31下载
    积分:1
  • HYG32024032T-bT62L-VA
    此为华远显示320*240LCD驱动程序,该程序也适用于带RA8806控制器的LCD(This is the Huayuan display 320* 240LCD driver, the program also applies with RA8806 LCD controller)
    2013-06-08 16:12:53下载
    积分:1
  • tdma_code
    tdma参数化模块。可以自动生成2的n次的tdma哥时隙,用户可根据需要自己配置参数(tdma see the number of model lumps. 2 n basis following manner tdma chance possible 以自 dynamic generation, for root needed self-placement see number)
    2013-09-03 21:52:51下载
    积分:1
  • VHDL-100-examples
    VHDL 的100例程代码,能够使你熟练掌握VHDL语言的编写(100 routines of VHDL code, enabling you to master the preparation of the VHDL language)
    2012-07-31 11:17:51下载
    积分:1
  • ml50x_schematics
    xilinx公司的virtex-5开发板原理图 需要的可以下载看一下 希望对你有帮助(xilinx company virtex-5 development board schematics can download look you want to help)
    2012-09-12 08:49:31下载
    积分:1
  • PWM_LED
    基于DE2_70平台,编写nios软核c代码,控制流水灯,硬件实现验证通过,适合入门(Based DE2_70 platform, written nios soft core c code, control water lights, verified by hardware implementation, suitable for entry)
    2014-07-21 11:48:06下载
    积分:1
  • asynchronous-fifo
    同步fifo的调用程序,调用Quartus II 9.0 (32-Bit)中的fifo模块(Synchronous fifo calling program, call Quartus II 9.0 (32-Bit) in fifo module)
    2013-08-23 21:58:56下载
    积分:1
  • ad4003
    说明:  AD4003的Verilog程序,验证有用(Verilog code for AD4003)
    2020-08-24 08:18:16下载
    积分:1
  • verilog-som
    拿verilog编写的som(自适应神经网络算法),用于障碍物检测,基于FPGA可综合实验,已经在altera的cylcone上实现(Canal verilog prepared som (adaptive neural network algorithm) for obstacle detection. Based on FPGA synthesis experiments, in altera achieve the cylcone)
    2020-07-09 20:38:55下载
    积分:1
  • 696518资源总数
  • 105949会员总数
  • 22今日下载