网站首页

高速FIFO，verilog设计。速度高达130Mhz

于 2023-06-26 发布文件大小:105.36 kB

 0  921

下载积分: 2 下载次数: 1

我要下载

代码说明：

高速FIFO，verilog设计。速度高达130Mhz-High-speed FIFO, verilog design. Speed up to 130MHz

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

lcd
1602是目前最常用的显示器件，本例是通过verilog 代码实现1602的显示(1602 display)

2011-01-04 14:10:31下载

积分：1
this is the for a equiripple filter
this the for a equiripple filter-this is the for a equiripple filter

2022-04-17 20:07:48下载

积分：1
LPC总线从设备的verilog设计,包含状态机和中断功能。
LPC总线从设备的verilog设计,包含状态机和中断功能。-verilog code for LPC device

2022-01-28 17:10:12下载

积分：1
Poiseuille---BANFANTAN
格子玻尔兹曼方法模拟poiseuille流，半反弹边界，适合进阶学者(Lattice Boltzmann Simulation poiseuille stream, half rebound border for advanced scholars)

2021-04-07 13:29:01下载

积分：1
DE2_Basic_Computer
DE2 altera board vhdl design

2016-04-09 00:35:05下载

积分：1
jjiaotongdeng
实现fpga上交通灯的设计，可以在开发板上实现红绿灯(Design of traffic lights on FPGA)

2018-08-28 16:42:27下载

积分：1
chuankou_huihuan
FPGA与PC端实现串口数据的收发，先从PC端接收数据，然后发回给电脑，可通过串口助手验证。(The serial port data is sent and received between the FPGA and the PC. First, the data is received from the PC, and then sent back to the computer. It can be verified by the serial port assistant.)

2020-06-16 10:20:01下载

积分：1
key_liangzhu
梁祝音乐verilog code --适用于QUATUS II 开发环境下，适合于verilog入门学员(the verilog code of liangzhu )

2013-04-25 15:19:58下载

积分：1
viterbi
维特比译码，卷积编码，verilog编写，2,1,2编码(Victor than decoding, convolution code, verilog write, 2,1,2 coding )

2011-12-08 23:10:45下载

积分：1
clk_generator
时钟分频代码，PWM产生 RTL 源代码。(clock divider，PWM generator RTL Source Code)

2013-08-18 09:29:42下载

积分：1

696516资源总数
106459会员总数
0今日下载

高速FIFO，verilog设计。速度高达130Mhz

0 个回复

热门标签

热门下载