登录
首页 » VHDL » 高速FIFO,verilog设计。速度高达130Mhz

高速FIFO,verilog设计。速度高达130Mhz

于 2023-06-26 发布 文件大小:105.36 kB
0 969
下载积分: 2 下载次数: 1

代码说明:

高速FIFO,verilog设计。速度高达130Mhz-High-speed FIFO, verilog design. Speed up to 130MHz

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 此程序基于ADC0809,它是CMOS的8位A/D转换器,片内有8路模拟开关,可控制8个模拟量中的一个进入转换器中。...
    此程序基于ADC0809,它是CMOS的8位A/D转换器,片内有8路模拟开关,可控制8个模拟量中的一个进入转换器中。-Connection between ADC 0809, it was the eight CMOS A/D converters. Tablets containing eight analog switches, control eight of analog converters enter a Chinese.
    2023-07-11 04:50:03下载
    积分:1
  • ethernet_tri_mode_rtl.tar
    以太网控制器verilog,含有mac,mii接口(Ethernet controller verilog, containing mac, mii interface)
    2007-12-19 23:51:08下载
    积分:1
  • cpu
    cache,实现了部分简单指令,仿真模拟确认可行(Single-cycle CPU, to achieve some simple instruction, simulation confirm feasible)
    2015-01-05 14:11:10下载
    积分:1
  • 3P3_wimdow
    图像插值算法,窗口为3*3,用于图像的除去死点,以及提高清晰度或者使图像柔和(3*3 window)
    2012-02-28 15:36:02下载
    积分:1
  • OFDM_TX_CR802.11-master
    OFDM_TX_CR802.11-master 802.11协议 ofdm开发(OFDM_TX_CR802.11-master)
    2018-11-15 17:03:03下载
    积分:1
  • ISP的IP核,下载即可用,解压到指定目录下就可以了,参照里面的read me....
    ISP的IP核,下载即可用,解压到指定目录下就可以了,参照里面的read me.-ISP of the IP core, can be used to download, unzip to the specified directory can be a light inside the read me.
    2022-02-02 17:09:38下载
    积分:1
  • 400rdm
    用于FPGA的学习,大家值得借鉴,可以好好学习一下(this is for fpga and you can use this.)
    2020-06-16 15:20:02下载
    积分:1
  • cpu_code_8051
    vhdl code for 8051 processor
    2010-06-25 15:16:07下载
    积分:1
  • CPU-master
    misp,五级流水源码,实现一个建议的cpu(Misp, five-stage flow source code, implementation of a recommended CPU)
    2020-06-16 00:00:07下载
    积分:1
  • sram
    FPGA控制SRAM读写时序源码,代码桂发,新手一看就懂(FPGA control SRAM write timing source code Guifa novice understand at a glance)
    2020-06-30 03:00:01下载
    积分:1
  • 696516资源总数
  • 106783会员总数
  • 25今日下载