登录
首页 » Verilog » 一种新型基于双口ram的异步fifo

一种新型基于双口ram的异步fifo

于 2023-07-03 发布 文件大小:32.58 kB
0 112
下载积分: 2 下载次数: 1

代码说明:

应用背景传统的异步FIFO,把读写地址信号同步后再进行同步比较以产生空满标志,工作频率低、面积大;由于读写地址的每一位都需要两级同步电路,大量使用寄存器必然要占用很大的面积。这种方法不适合设计大容量的FIFO。关键技术当读、写指针相等也就是指向同一个内存位置时,FIFO可能处于满或空两种状态,必须区分FIFO是处于空状态还是满状态。本代码的做法是把读、写地址寄存器扩展一位,最高位设为状态位,其余低位作为地址位。当读写指针的地址位和状态位全部吻合时,FIFO处于空状态;当读写指针的地址位相同而状态位相反时, FIFO处于满状态。由于读写指针是读写地址转换成格雷码的形式,状态为为高两位。并且经过了modelsim验证,附带源码和测试代码。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • kc705 sdi demo
    使用sdi 对采集到是视频数据进行解码,转为bt656数据格式的数据进行输出
    2022-10-08 18:25:03下载
    积分:1
  • 32 位 MIPS ALU 设计
    这是简单的32位ALU的MIPS。它提供了五种操作如AND,OR,ADD,减去,SET不到。并且它具有32位的两个输入和32位的一个输出。并且它具有操作的检查溢出时,ADD或减去。
    2022-03-15 15:13:03下载
    积分:1
  • Norflash
    用verilog hdl写的Norflash控制器,可实现单字节读写,扇区擦除。(Norflash controller edit by Verilog hdl,it can read or write by Byte,or erase the sector.)
    2021-03-29 16:29:11下载
    积分:1
  • SASX
    Use of Kalman and EKF on two-phase permanent magnet synchronous motor of the state estimate CDCDCDCDCCC
    2020-06-24 11:40:02下载
    积分:1
  • OFDM_FPGA
    采用FPGA 来实现一个基于OFDM 技术 的通信系统中的基带数据处理部分,即调制解调器。其中发射部分的调制 器包括:信道编码(Reed-Solomon 编码),交织,星座映射,FFT 和插 入循环前缀等模块。(FPGA to implement a baseband data based on OFDM technology in the communication system processing section, namely modem. Transmitter modulator includes: channel coding (Reed-Solomon coding), interleaving, constellation mapping, FFT and insert the cyclic prefix modules.)
    2012-05-22 14:28:42下载
    积分:1
  • project_comfinal
    it can add two numbers and shows the answer
    2019-05-28 19:16:02下载
    积分:1
  • 多周期CPU设计 Verilog源码
    本文件是用Verilog编写的多周期CPU的源码,文件里面含有CPU的连线图,用modesim编写,并且在Quartus II 下仿真通过,本代码将对初学者有很大的参考价值,欢迎大家下载!
    2022-02-05 05:11:14下载
    积分:1
  • Verilog_HDLjiaocheng
    Verilog HDL教程 什么是Verilog HDL? Verilog HDL 硬件描述语言(What is a Verilog HDL tutorials Verilog HDL? Verilog HDL hardware description language)
    2009-06-15 21:44:11下载
    积分:1
  • 091655
    基于fpga的coms摄像头 扫描,参考文献,(Fpga based on the coms camera scan, reference literature,)
    2010-08-09 01:03:12下载
    积分:1
  • GCD
    Verilog 最大公约数设计RTL级代码和芯片设计图(Verilog GCD Design and synthesis layout )
    2021-04-26 15:48:45下载
    积分:1
  • 696516资源总数
  • 106442会员总数
  • 11今日下载