登录
首页 » Verilog » 一种新型基于双口ram的异步fifo

一种新型基于双口ram的异步fifo

于 2023-07-03 发布 文件大小:32.58 kB
0 93
下载积分: 2 下载次数: 1

代码说明:

应用背景传统的异步FIFO,把读写地址信号同步后再进行同步比较以产生空满标志,工作频率低、面积大;由于读写地址的每一位都需要两级同步电路,大量使用寄存器必然要占用很大的面积。这种方法不适合设计大容量的FIFO。关键技术当读、写指针相等也就是指向同一个内存位置时,FIFO可能处于满或空两种状态,必须区分FIFO是处于空状态还是满状态。本代码的做法是把读、写地址寄存器扩展一位,最高位设为状态位,其余低位作为地址位。当读写指针的地址位和状态位全部吻合时,FIFO处于空状态;当读写指针的地址位相同而状态位相反时, FIFO处于满状态。由于读写指针是读写地址转换成格雷码的形式,状态为为高两位。并且经过了modelsim验证,附带源码和测试代码。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • Booth乘法器
    本文提出了一种有效的改进设计方法
    2022-05-17 13:32:38下载
    积分:1
  • LineBuffer
    此代码由 Altera 演示,并已对其进行修改(版权所有 ︰ Altera)
    2022-03-20 04:11:56下载
    积分:1
  • hm
    说明:  汉明编码和解码的硬件描述语言(verilog),其被编解码的数据为M序列。 建议运行软件为Quartus.(failed to translate)
    2011-05-08 15:19:39下载
    积分:1
  • 基于FPGA的Turbo译码算法的实现
    此代码是Turbo码译码算法中的Max-Log-MAP译码算法。
    2022-03-03 00:40:04下载
    积分:1
  • MUX
    Quartus环境下多路选择器的编写代码,适合初学数字逻辑设计的进行学习(MUX in Quartus)
    2012-03-27 19:42:45下载
    积分:1
  • 用FPGA实现电子钟
    这是用verilog语言所编写的一个数字时钟程序,并在FPGA开发板上运行成功。相比于其他语言,veilog语言更加简洁,因此此程序包括各个模块,可以在开发板上仿真。
    2022-01-21 00:24:14下载
    积分:1
  • 9826
    针对AD9826驱动设计的Verilog代码,主要是配置ccd采样的设计(The Verilog code is designed for AD9826, to configuration ccd sampling )
    2020-07-16 21:48:50下载
    积分:1
  • Flicker_LED
    It s Flicker_LED code.Verilog for MaxV.
    2013-08-08 10:16:32下载
    积分:1
  • 16-bit-CPU
    单周期16位CPU的设计,我们的计算机组成原理课设,可以实现R型、I型和J型指令,内有报告和指导书(Single-cycle 16-bit CPU design, our Principles of Computer Organization class set, you can achieve R-type, type I, and J-type instructions, reports and instructions)
    2020-08-02 10:28:35下载
    积分:1
  • 《UVM实战》书籍配套源代码puvm
    《UVM实战》书籍配套源代码,学习UVM的必备参考(UVM reference book, very useful)
    2021-01-09 20:08:51下载
    积分:1
  • 696518资源总数
  • 105949会员总数
  • 22今日下载