网站首页

fir在dspbuilder下产生VHDL源码及其测试激励文件时的matlab模型,在modelsim下仿真通过...

于 2023-07-19 发布文件大小:6.36 kB

 0  20

下载积分: 2 下载次数: 1

我要下载

代码说明：

fir在dspbuilder下产生VHDL源码及其测试激励文件时的matlab模型,在modelsim下仿真通过-fir in dspbuilder VHDL source code under test and document the incentive mat lab model, the simulation under through modelsim

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

mult_16
用verilog实现对三个16位数进行相加乘法器(Three 16-digit sum of the multiplier Verilog)

2021-01-03 10:28:55下载

积分：1
saa7113_vhdl-config
saa7113_配置.SAA7113视频解码系列芯片的一种，8位彩色配置(saa7113_ configuration. SAA7113 video decoder chips in an 8-bit color configuration)

2013-11-26 08:57:58下载

积分：1
自适应均衡器
自适应均衡器

2022-07-13 15:30:18下载

积分：1
fen pin qi
半整数分频器的实现（verilog），本文以6.5分频为例！很实用的！-fen pin qi

2022-02-01 02:05:40下载

积分：1
附件介绍了如何使用compxlib命令编译Xilinx的ModelSim仿真库，创建这个仿真库对ISE调用modelsim是必不可少的一步,该法完全自动化，...
附件介绍了如何使用compxlib命令编译Xilinx的ModelSim仿真库，创建这个仿真库对ISE调用modelsim是必不可少的一步,该法完全自动化，免去繁杂的手动操作，是创建这个仿真库最简洁的方法之一-Annex compxlib introduce how to use Xilinx

2022-03-15 17:10:01下载

积分：1
JOP字节码获取的源码，很重要，具体FPGA中实现
JOP字节码获取的源码，很重要，具体FPGA中实现-JOP byte code access to the source code is important to achieve specific FPGA

2022-01-26 02:39:47下载

积分：1
ALU指令
alu 模块，算术逻辑单元，实现简单的控制模块，有最基本的几条指令-alu instruction

2022-09-28 07:05:02下载

积分：1
20190718
uart implementation and documentation, this describes the basic steps in building your own uart module on verilog and programming them on an fpga device

2020-06-21 21:40:01下载

积分：1
TFT_CTRL_800_480_16bit
文件用于驱动TFT屏，分辨率800*400，平台为quartus13，芯片为cycloneIV(The file is used to drive the TFT screen with a resolution of 800*400. The platform is quartus 13 and the chip is cyclone IV.)

2019-04-12 09:22:29下载

积分：1
CCMU
代码是一个复数乘法器，两个复数相乘，只用到了2个实数相乘，运算量少(Code is a complex multiplier, two complex multiplication, uses only real number multiplied by 2, operations less)

2011-11-04 11:56:47下载

积分：1

696524资源总数
103843会员总数
49今日下载

fir在dspbuilder下产生VHDL源码及其测试激励文件时的matlab模型,在modelsim下仿真通过...

0 个回复

热门标签

热门下载