网站首页

基于VERILOG的小数分频

于 2023-07-28 发布文件大小:258.04 kB

 0  138

下载积分: 2 下载次数: 1

我要下载

代码说明：

利用VERILOG语言，实现一种小数分频！可以修改分频比！

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

ICAP_FPGA_Multiboot
在xilinx的ml507板子上用的ICAP功能配置存储器这里边包含了控制程序以及配置ICAP寄存器的程序就是完整的通过串口控制FPGA多重配置的程序用verilog实现的(how to configure the ICAP)

2021-03-05 15:49:31下载

积分：1
all clock
说明：数字钟通过verilog实现，并且支持Modelsim仿真(The digital clock is implemented by Verilog and supports Modelsim simulation)

2020-06-18 05:00:01下载

积分：1
基于verilog的出租车付费系统
基于verilog的出租车付费系统带验证模块

2022-04-18 19:22:44下载

积分：1
sd_slave_device
verilog source code for SD card SLAVE DEVICE IP-Core

2021-04-12 22:18:56下载

积分：1
高级的加密标准
AES （高级加密标准）是一种标准的加密算法。它使用其定义自定义的子字节变换、多项式乘法等进行加密。请参阅附加的语言代码。通过 Xilinx ISE 12 打开它。

2022-07-04 11:37:25下载

积分：1
vhdl_quick-learn
vhdl learnig material............

2015-08-07 19:09:24下载

积分：1
WB_I2C
Routine for I2C in VHDL

2009-03-21 03:32:58下载

积分：1
CDCM6208_SPI
说明：完成对cdcm6208的时钟芯片的配置，输出高频时钟(cdcm6208 cofigure using SPI interface)

2021-02-06 18:29:56下载

积分：1
LVDS_RX
说明： lvds_rx IP核硬件设计代码，使用时注意LVSD_RX模块的延时参数的设置，3.5倍时钟相位的设置(Lvds IP core hardware design code, when using the attention LVSD module delay parameter settings, 3.5 times the clock phase settings)

2021-04-26 11:38:45下载

积分：1
DE0_Nano_SOPC_DEMO
Altera DE0-Nano 开发平台SOPC可编程片上系统实现官方Demo。(Altera DE0-Nano development platform the SOPC programmable on-chip system Official Demo.)

2013-03-18 06:16:13下载

积分：1

696516资源总数
106783会员总数
25今日下载

基于VERILOG的小数分频

0 个回复

热门标签

热门下载