登录
首页 » Verilog » 基于VERILOG的小数分频

基于VERILOG的小数分频

于 2023-07-28 发布 文件大小:258.04 kB
0 109
下载积分: 2 下载次数: 1

代码说明:

利用VERILOG语言,实现一种小数分频!可以修改分频比!

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • bingchuan
    说明:  简单的vhdl的四位并串转换程序,可以实现数据的并串转换(Simple vhdl string of four and the conversion process, can convert the data and the string)
    2011-04-02 12:16:35下载
    积分:1
  • sim_uart
    uart 收发器 verilog 代码,实现自收发功能 sys clk = 25m, baud 9600 停止位1, 无校验位; 代码实现了串口自收发功能,及把从 PC 收到的内容都发送会 PC, 其他波特率,自行修改代码即可,在 alter 的FPGA 上调试通过; (verilog code uart transceiver to achieve self-transceiver function sys clk = 25m, baud 9600 1 stop bit, no parity code from the transceiver features a serial port, and the contents received from the PC will send the PC, another Potter rate, self-modifying code can, in the alter of the FPGA, debugging through )
    2010-10-10 21:49:46下载
    积分:1
  • Риторика_Зачетная работа
    access must be conf urr arr
    2019-05-29 20:23:53下载
    积分:1
  • gwnseq
    verilog产生高斯白噪声,gwn_en信号产生使能,gdata是幅度服从高斯分布,功率谱密度为定值的高斯白噪声序列,共10位(现实中只能够做到带限,跟dac输出带宽有关,我的系统只能做到300kHz)(verilog Gaussian white noise, gwn_en signal enabled, gdata amplitude Gaussian distribution, power spectral density of white Gaussian noise sequence value, a total of 10 (in reality can only be band-limited, with dac output bandwidth related, My system can do 300kHz))
    2014-06-13 13:18:45下载
    积分:1
  • pps_ketiao_rb2
    FPGA程序,使用Verilog语言生成1个脉冲可调的PPS脉冲信号。(FPGA program generates 1 PPS pulse signal, using Verilog language.)
    2020-06-20 17:00:02下载
    积分:1
  • robot_7_31
    使用Verilog HDL来控制机器人,六个高精密舵机,舵机运动非常流畅,舵机不抖动(FPGA to control the robot servo, six servos)
    2012-12-07 11:11:02下载
    积分:1
  • ddr3_test
    说明:  通过循环读写DDR3内存,了解其工作原理和DDR3控制器的写法,由于DDR3控制复杂,控制器的编写难度高,这里笔者介绍XILINX的MIG控制器情况下应用,是后续音频、视频等需要用到SDRAM实验的基础。(Through reading and writing DDR3 memory circularly, we can understand its working principle and the writing method of DDR3 controller. Because of the complexity of DDR3 control, it is difficult to write the controller. Here, the author introduces the application of Xilinx's MIG controller, which is the basis of SDRAM experiment for subsequent audio and video.)
    2021-04-16 10:00:15下载
    积分:1
  • liyuanlnx_IP_PLL
    FPGA锁相环实验: 顶层文件加底层IP文件构成 top中例化ip核pll(Experiment of Phase-Locked Loop Based on FPGA)
    2020-06-22 04:00:01下载
    积分:1
  • 基于FPGA的电子琴/音乐播放器
    1、可以直接使用; 2、verilog编程; 3、可实现16X16矩阵键盘的按键输入; 4、可以播放音乐《梁祝》; 5、可以弹琴; 6、可以播放历史记录的按键值; 7、数码管可以实时显示按键值,播放音乐是也可以显示音符。
    2022-07-01 18:55:46下载
    积分:1
  • GPSDECODE
    完成GPS的IRIG_B码解码,已经模块化,并且有详细的中文注释(Completed the GPS IRIG_B of decoding modular, and there are detailed notes in Chinese)
    2021-04-07 16:09:01下载
    积分:1
  • 696518资源总数
  • 105944会员总数
  • 20今日下载