登录
首页 » Verilog » 高级的加密标准

高级的加密标准

于 2022-07-04 发布 文件大小:4.55 kB
0 104
下载积分: 2 下载次数: 1

代码说明:

AES (高级加密标准) 是一种标准的加密算法。 它使用其定义自定义的子字节变换、 多项式乘法等进行加密。 请参阅附加的语言代码。 通过 Xilinx ISE 12 打开它。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • CLA Verilog代码
    先行进位加法器(CLA)代码的Verilog〜它包括测试平台我希望这将有助于你
    2022-02-03 21:42:16下载
    积分:1
  • Adder4
    本设计是设计了一个4位全加器的内容,是由4个一位全加器串联而成的(The design is to design a full adder 4 content, is one of four full adder in series from the)
    2009-05-11 19:50:58下载
    积分:1
  • StepMotor_CurrentLoop
    实现二项混合式步进电机的驱动,和步进电机的细分程序。(The driving of binomial hybrid stepper motor and the subdivision program of stepper motor are realized.)
    2020-06-21 02:20:01下载
    积分:1
  • PCIE_DM
    此代码带实现PCIE RC端的RTL代码,详细的描述了RC端是如何工作的,工作性质基本与EP端类似。通过类似于网络中的包进行数据的接收与发送。 包含RTL代码和详细的文档说明。
    2023-05-27 19:00:04下载
    积分:1
  • UART_prj_ViHDL
    vhdl project at sbu uni in iran uart
    2010-05-08 16:18:37下载
    积分:1
  • source
    说明:  altera fpga 实现fft,用fft IP核,有matlab仿真代码(Altera FPGA implementation of FFT, FFT IP core, matlab simulation code)
    2020-12-18 20:29:11下载
    积分:1
  • Interleaver_Deinterleaver
    通信中卷积交织/解交织FPGA源程序,采用verilogHDL代码实现,包含测试程序,经过验证。(Communication in the convolutional interleaving/de interleaving FPGA source program, using verilogHDL code to achieve, including test procedures, after verification.)
    2021-04-17 15:18:53下载
    积分:1
  • FPGA自学笔记——设计与验证jmb
    说明:  Verilog教程,小梅哥FPGA自学与验证(a basic book of how to learn Veriolg)
    2019-01-23 17:34:25下载
    积分:1
  • Q8051
    Quick Cores 的Q8051,带JTAG接口,编译时提示调试模块缺少TRACE模块。
    2023-07-08 15:15:04下载
    积分:1
  • adc
    基于DSP28335的产生ADc采样的程序(Program for generating ADC sampling based on DSP28335)
    2018-11-30 14:45:33下载
    积分:1
  • 696518资源总数
  • 105562会员总数
  • 1今日下载