登录
首页 » Verilog » 高级的加密标准

高级的加密标准

于 2022-07-04 发布 文件大小:4.55 kB
0 132
下载积分: 2 下载次数: 1

代码说明:

AES (高级加密标准) 是一种标准的加密算法。 它使用其定义自定义的子字节变换、 多项式乘法等进行加密。 请参阅附加的语言代码。 通过 Xilinx ISE 12 打开它。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 吠陀乘数
    它是一种算法,它是用来在超大规模集成电路的乘法2
    2022-08-13 05:00:33下载
    积分:1
  • 不使用乘法器的乘法运算
    无需使用任何乘法器乘法运算。乘法是通过使用移位操作,并找出一些乘法创新的想法,无需使用乘数。
    2022-11-10 12:45:03下载
    积分:1
  • EWB
    软件的使用程序并附上开发板的原理图,希望对你是一个很好的帮助!其中内容为:8位优先编码器,乘法器,多路选择器,二进制转BCD码,加法器,减法器,简单状态机,(very good)
    2009-03-06 12:54:19下载
    积分:1
  • jpeg_fpga
    基于FPGA的JPEG解码,对开发图片解码的人有用。(FPGA-based JPEG decoding, the development of image decoding useful.)
    2014-02-24 09:19:22下载
    积分:1
  • 展位乘数
    光滑的乘法 ;算法是 ;乘法 ;算法,将两个带符号的二进制数的补码表示法。该算法是由安得烈唐纳德发明的展位 ; ;1950在伯克贝克学院在布卢姆斯伯里研究晶体学,伦敦
    2022-03-17 06:55:54下载
    积分:1
  • dl.sh
    linux cmd line download script
    2012-03-15 02:51:11下载
    积分:1
  • ldpc算法
    Basic principle of LDPC code and FPGA implementation of LDPC code
    2020-06-22 20:00:01下载
    积分:1
  • WB_I2C
    Routine for I2C in VHDL
    2009-03-21 03:32:58下载
    积分:1
  • timescale-1ns
    说明:  这是一款由晶振产生的脉冲控制的数字钟,可以从00:00:00到23:59:59之间进行计时。(this is a clolk controlled by continuious pulse.it can timing from 00:00:00 to 23:59:59.)
    2011-04-13 19:21:39下载
    积分:1
  • test2
    说明:  试用Verilog HDL语言,设计十进制计数器,将计数过程用一个数码管进行显示(0~9)。要求首先使用Modelsim软件进行功能仿真,然后使用Quartus软件综合,并下载到开发板进行电路功能测试。(Using Verilog HDL language, a decimal counter is designed. The counting process is displayed by a digital tube (0 ~ 9). It is required to first use Modelsim software for functional simulation, then use quartus software for synthesis, and download to the development board for circuit functional test.)
    2020-05-17 11:07:28下载
    积分:1
  • 696518资源总数
  • 105895会员总数
  • 18今日下载