登录
首页 » Verilog » 高级的加密标准

高级的加密标准

于 2022-07-04 发布 文件大小:4.55 kB
0 153
下载积分: 2 下载次数: 1

代码说明:

AES (高级加密标准) 是一种标准的加密算法。 它使用其定义自定义的子字节变换、 多项式乘法等进行加密。 请参阅附加的语言代码。 通过 Xilinx ISE 12 打开它。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • DDSverilog
    说明:  基于FPGA的Veilog HDL实现代码,简单明了,希望能帮助verilog的初学者……(DDS based on Verilog DHL for FPGA )
    2011-04-11 22:56:23下载
    积分:1
  • QPSK
    用VHDL语言实现QPSK调制功能和解调功能,(Using VHDL language features QPSK modulation and demodulation functions,)
    2021-04-26 15:28:46下载
    积分:1
  • fpga 按键控制数码管
    按键控制数码管  八位数码管  控制0到9  共阴极数码管
    2022-09-22 11:25:03下载
    积分:1
  • fre
    本设计是基于EP4CE15F17C8N和12864液晶的频率计程序(The design is based EP4CE15F17C8N and 12864 LCD frequency meter program)
    2015-08-12 08:39:32下载
    积分:1
  • PID-algorithm
    PID算法控制点击速度,PWM脉宽调制方法(PID algorithm to control the motor Speed)
    2012-03-22 12:23:09下载
    积分:1
  • contract
    it is a filter contract VHDL .(it is a filter contract VHDL.)
    2007-04-12 22:27:23下载
    积分:1
  • fft1024
    1024点fft verilog hdl(1024-point fft verilog hdl)
    2020-09-08 20:28:02下载
    积分:1
  • uart
    fpga串口收发完整程序,Verilog语言。(FPGA configuration PLL complete program, Verilog language.)
    2020-06-20 17:00:02下载
    积分:1
  • prbs编码FPGA实现
    PRBS的验证就是PRBS的产生的反过程,具体方法是Transceiver接收端首先将收到的数据寄存一拍(并行 请点击左侧文件开始预览 !预览只提供20%的代码片段,完整代码需下载后查看 加载中 侵权举报
    2022-07-20 20:27:10下载
    积分:1
  • stap_steering
    这个verilong代码实现的功能是radar processing的功能。(This verilong code function is radar processing functions.)
    2015-07-21 00:59:39下载
    积分:1
  • 696516资源总数
  • 106442会员总数
  • 11今日下载