网站首页

先进先出单独的时钟

于 2023-07-30 发布文件大小:7.87 MB

 0  93

下载积分: 2 下载次数: 1

我要下载

代码说明：

它是一个正常的 fifo 编程代码。读和写时钟哪里不同对于写作过程阅读过程单独指针使用和用于控制这两个过程 3 附加指针1 指针为写指针控制其他读取的指针控制usedptr1 （第 1 次附加指针）将递增的值写入进程和 usedptr2(第 2 次的附加指针)读取过程的减量。其中之一都被分配到 used_reg(第 3 次附加指针)。T他将控制的空和满的标志。由于这些标志写和读的启用控制信号

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

2010_5
PI控制器的算法及源码，迅速掌握FPGA的VHDL算法实现！(Algorithm and source code of PI controller, quickly grasp the implementation of VHDL algorithm in FPGA!)

2014-07-04 15:25:59下载

积分：1
FREEDEV数字应用开发板上的I2C总线IP核的verilog描述
FREEDEV数字应用开发板上的I2C总线IP核的verilog描述-FREEDEV digital application development board I2C bus IP core verilog description of

2022-03-28 16:58:18下载

积分：1
三角波的产生
这是源代码，该代码为三角波的一代，在 VHDL 写。欢迎下载。谢谢你的支持。

2022-08-03 08:08:41下载

积分：1
FPGA按键延时模块 debounce
说明： FPGA按键延时模块，产生key_value和key_flag 可直接例化调用(The key delay module of FPGA)

2020-06-22 04:20:02下载

积分：1
alu
说明： VHDL实现的算术逻辑计算单元（ALU），包括modersim测试文件，即仿真结果。(VHDL implementation of the arithmetic logic calculation unit (ALU), including modersim test file, the simulation results.)

2011-03-26 21:18:01下载

积分：1
用FPGA实现CRC算法，只用一个脉冲就能实现，比传统的移位算法大大节约时间...
用FPGA实现CRC算法，只用一个脉冲就能实现，比传统的移位算法大大节约时间-Using FPGA to achieve CRC algorithm, only one pulse will be able to realize, than the traditional algorithm greatly saving time shift

2022-07-14 15:39:31下载

积分：1
basic_cpu_mano_ise_vhdl
morris mano basic vhdl code in ise

2014-01-13 05:52:01下载

积分：1
LMS_Matlab
LMS算法自适应滤波器的Matlab仿真分析.(LMS matlab fangzhenchengxu.)

2011-07-06 12:43:26下载

积分：1
halfband
verilog写的39阶通带为20KHz的半带fir滤波器，经测试正确。(verilog halfband FIR)

2020-12-25 14:29:04下载

积分：1
使用VHDL实现锁相环,是个学习VHDL的好例子,与众分享
使用VHDL实现锁相环,是个学习VHDL的好例子,与众分享-PLL using VHDL, VHDL is learning a good example, sharing with the public

2023-08-12 00:15:02下载

积分：1

696518资源总数
105549会员总数
12今日下载

先进先出单独的时钟

0 个回复

热门标签

热门下载