登录
首页 » VHDL » 先进先出单独的时钟

先进先出单独的时钟

于 2023-07-30 发布 文件大小:7.87 MB
0 134
下载积分: 2 下载次数: 1

代码说明:

它是一个正常的 fifo 编程代码。读和写时钟哪里不同对于写作过程阅读过程单独指针使用和用于控制这两个过程 3 附加指针1 指针为写指针控制其他读取的指针控制usedptr1 (第 1 次附加指针) 将递增的值写入进程和 usedptr2(第 2 次的附加指针)读取过程的减量。其中之一都被分配到 used_reg(第 3 次附加指针)。T他将控制的空和满的标志。由于这些标志写和读的启用控制信号

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • CameraLink_Oserdes2_test
    40M时钟输入经过iserdes倍频到960M(input 40M o clock and output 960M )
    2014-02-25 14:06:38下载
    积分:1
  • Regs
    一个小寄存器堆,使用参数化编程,附有仿真代码,可直接在vivado(2018.2版本及以后)上运行(A small register heap, using parametric programming)
    2019-04-03 14:19:55下载
    积分:1
  • edaczcjfq
    出租车计费,器设计一个出租车自动计费器,计费包括起步价、行车里程计费、停止和暂停不计费三部分。现场模拟汽车的启动、停止、暂停和换挡状态。分别用四位数码管显示金额和里程,各有两位小数,行程 3公里内,起步费为6元,超过3公里,以每公里1.3元计费(Car repair billing device)
    2018-05-04 11:34:33下载
    积分:1
  • VHDL参考手册,从事FPGA的好帮手,FPGA学院的终身伴侣!
    VHDL参考手册,从事FPGA的好帮手,FPGA学院的终身伴侣!-VHDL Reference Manual, in FPGA a good helper, FPGA college life companion!
    2022-07-26 13:34:21下载
    积分:1
  • LDPC_Encoder
    说明:  verilog 编写的ldpc编码,含有两个文件(LDPC written by Verilog)
    2021-03-08 19:19:28下载
    积分:1
  • mypro_synfifo
    基于IP核RAM的同步fifo设计,工程使用Xilinx的开发软件ISE(RAM-based synchronization fifo IP core design, engineering, software development using Xilinx ISE)
    2020-09-22 01:27:56下载
    积分:1
  • 基于FPGA的FFT算法的设计与实现
    基于FPGA实现FFT算法,内容包含论文、程序、仿真等等(Implementation of FFT algorithm based on FPGA)
    2020-07-02 00:00:07下载
    积分:1
  • sha1_v01
    基于FIPS 180-4标准的SHA-1算法的verilog HDL实现,分模块分别实现(FIPS 180-4 standard SHA-1 algorithm-based verilog HDL sub-modules, respectively, to achieve)
    2012-09-20 14:57:19下载
    积分:1
  • VHDL语言100例详解,北京理工大学ASIC研究生出版,这里是1
    VHDL语言100例详解,北京理工大学ASIC研究生出版,这里是1-20个examples-VHDL language of 100 cases explain, Beijing Institute of Technology, Graduate ASIC published examples here is 1-20 months
    2022-05-22 16:09:28下载
    积分:1
  • Arty-Z7-20-hdmi-out-master
    Arty Z7 20 HDMI output
    2021-04-24 15:18:47下载
    积分:1
  • 696516资源总数
  • 106571会员总数
  • 2今日下载